ARM, RISC-V контроллеры

Reference manual RM0090 -> , пункт 37.5.2 содержит Table 264. NOR Flash/PSRAM: Example of supported memories and transactions, в которой  http://www.st.com/resource/en/reference_manual/dm00031020.pdf
при AHB data size 32 бита Memory data size указан для 16 бит и коментируется "Split into 2 FMC accesses". Да, это примеры, но сильно настораживает. Если STM хотели показать, что оно умеет само на 2 транзакции бить при внешней шине 16 бит, то почему не похвастались, что при внешней 32 бита оно отработает за 1 транзакцию? 0xFF: "Если у вас паранойя, это ещё не значит, что за вами не следят." Хемингуэй подтверждает.