caxapa.ru :: А вот теперь главное: 1. период опроса? 2. длительность сигнала на входе, который необходимо зарегистрировать? 3. Не устроит ли "триггерный" вариант? Т.е. засечь факт изменения уровня на входе между опросами.

Гудвин^{волшебник} (25.04.2018 21:35, просмотров: 78) ответил бомж на Да, это выходы компараторов

А вот теперь главное: 1. период опроса? 2. длительность сигнала на входе, который необходимо зарегистрировать? 3. Не устроит ли "триггерный" вариант? Т.е. засечь факт изменения уровня на входе между опросами.

Ответить

- 1.Раз в 10 минут по команде извне. 2.Длительность меньше миллисекунды, точнее ещё не знаю. 3. Триггерный устроит, надо именно засечь факт срабатывания компаратора - бомж(25.04.2018 21:46)
  - Точно ли асинхронность нужна? Если CPLD затактировать достаточно высокой частотой (период << микросекунды) не вариант? С каждой ногой связать триггер и функцию лог. И. Тактовый вход -- частота, сброс от МК, вход D-триггера -- выход-И-внешний fk0(2251 знак., 26.04.2018 01:16)
    - В принципе описанный синхронный автомат и есть задача для FPGA. И думаю по деньгам хилая FPGA с 200+ выводами будет дешевле, если научишься загружать её с МК, то почти точно в десяток баксов вписаться можно. Тем более это исключает громадный fk0(427 знак., 26.04.2018 01:21 - 01:25)
  - Вообще ощущение, будто задача как раз для CPLD, но я, к примеру, вообще не шарю в *HDL. lloyd(124 знак., 25.04.2018 21:50)

Схемы, платы, компоненты