RED_DRAGON (20.06.2018 21:43, просмотров: 442) ответил risc-v в топку на гибкостью то кроет, а вот работоспособного, то есть сопоставимого с опенриск1200, опенсорсного риск-в ядра я не нашел (я уже не говорю про вылов багов в реализациях на уровне опенриска)-
- хотелось бы risc-v с плавучкой (реализацию). про чисел - не проверял, но опыт подсказывает, что сгенеренный verilog при синтезе risc-v(118 знак., 22.06.2018 22:15,
)
- "risc-v с плавучкой" - это удел готовых ASICов. Плавучка больно много LE в FPGA сожрет. А вот насчет синтеза - это хорошее замечание, спасибо. - Evgeny_CD(22.06.2018 23:10)
- процессор в FPGA ставят для прототипирования - поэтому можно LE докупить (да и если честно, по нынешним меркам, не много - вивадо умеет красивые картинки рисовать - хиерархия нетлиста - там видно наглядно). а если какой-то готовый продукт (с risc-v(74 знак., 25.06.2018 15:23, )
- Для среднего класса систем я предпочитаю "глубокое прототипирование" Evgeny_CD(360 знак., 25.06.2018 15:32)
- процессор в FPGA ставят для прототипирования - поэтому можно LE докупить (да и если честно, по нынешним меркам, не много - вивадо умеет красивые картинки рисовать - хиерархия нетлиста - там видно наглядно). а если какой-то готовый продукт (с risc-v(74 знак., 25.06.2018 15:23,
- "risc-v с плавучкой" - это удел готовых ASICов. Плавучка больно много LE в FPGA сожрет. А вот насчет синтеза - это хорошее замечание, спасибо. - Evgeny_CD(22.06.2018 23:10)
- хотелось бы risc-v с плавучкой (реализацию). про чисел - не проверял, но опыт подсказывает, что сгенеренный verilog при синтезе risc-v(118 знак., 22.06.2018 22:15,