ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Среда
24 июля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
854582 Топик полностью
AVF (09.07.2018 15:47, просмотров: 177) ответил Yft на 5M40Z Total jitter 0,2*UI где UI, как я понял время задержки типа 4-5нС. Т.о. почти 1нС, не слишком впечатляет.
это какой-то неправильный мед джиттер, обычно речь идет о единицах-десятках ps https://www.embedded.com/design/mcus-processors-and-socs/4435193/Improve-FPGA-communications-interface-clock-jitters-with-external-PLLs
Ответить