-
- простая задача для этого процессора... у него даже есть 12 разрядные АДЦ и ДАК на борту (если 12 разрядов устроит) - RIP(28.11.2018 18:46, )
- Вот, гляньте по ссылке. Для ядра Cortex-M4, без FPU, обещают 11% загрузки для 120МГц, для 80MHz STM32L4 это менее 20% загрузки. Лишь бы памяти на буферы/коэффициенты хватило. Nikolay_Po(141 знак., 29.11.2018 11:53 - 11:59, ссылка)
- У STM32L4R 640k RAM, а 640k, как известно, хватит всем. Я так понял, речь о 2 каналах всего, сколько там буферов надо? - йцукен(29.11.2018 16:04)
- Да я, честное слово, не заглядывал в паспорта. Помню, что на самом дешёвом 100МГц-чипе Cortex-M4 от Микрочипа, память была серьёзным вопросом. Но там порядка 64к было. - Nikolay_Po(29.11.2018 20:09)
- Мы инженеры или где? Давайте возьмём логарифмическую линейку и посчитаем. IIR второго порядка, он же биквад, требует хранения 2 иксов, 2 игреков и 5 коэффициентов. Если у нас несколько одинаковых каналов, иксы и игреки у каждого свои, коэффициенты йцукен(942 знак., 29.11.2018 21:04 - 21:18)
- А кто сказал, что ТС'у нужен эквалайзер с фиксированной АЧХ? Может, ему нужен эквалайзер с АЧХ изменяемой в реал-тайме.. Да еще с разрешением 0,1 Гц. ТС, он же вообще такой загадочный.. :) - Хаос(29.11.2018 21:38, )
- Очень загадочный... ;) Да надо с регулируемой. - Make_Pic(30.11.2018 17:50)
- Г-но вопрос. Синтезировать фильтр на лету, разворачивать в машинный код, чтобы летало. - SciFi(29.11.2018 21:41)
- Конечно г-но. Особенно если нужна линейная ФЧХ и кол-во ТАР'ов больше 10 тысяч.. :) - Хаос(29.11.2018 21:44, )
- Аудиофил детектед. - SciFi(29.11.2018 21:45)
- "Дьявол прячется в деталях." Пока ТС не назвал ни одной цифры, по которой можно оценить кол-во необходимых МИПС'ов. Задан диапазон частот, но этого явно недостаточно для каких-то реалистичных оценок. - Хаос(29.11.2018 21:50, )
- Нужно выравнивать частотку в диапазоне 300 - 7500Гц +/- 10 дБ 5-10 полос. - Make_Pic(30.11.2018 17:55)
- Я бы попробовал CMSIS-DSP на Cortex-M4. Функции весьма подробно описаны, исходный код с ассемблерными вставками понятный. Пробовал вручную такты считать - получалось. Nikolay_Po(187 знак., 30.11.2018 21:20, ссылка)
- Для особо тяжелых случаев существуют SigmaDSP® Хаос(408 знак., 30.11.2018 22:04, )
- Спасибо. Похоже, ТСу может подойти что-то вроде ADAU1702 - самое дешёвое из SigmaDSP, с аналоговыми входами-выходами. - Nikolay_Po(01.12.2018 19:23, ссылка)
- CMSIS живёт в гитхабе. - SciFi(30.11.2018 21:24, ссылка)
- Спасибо. Тем более. - Nikolay_Po(30.11.2018 21:38)
- Для особо тяжелых случаев существуют SigmaDSP® Хаос(408 знак., 30.11.2018 22:04, )
- Я бы попробовал CMSIS-DSP на Cortex-M4. Функции весьма подробно описаны, исходный код с ассемблерными вставками понятный. Пробовал вручную такты считать - получалось. Nikolay_Po(187 знак., 30.11.2018 21:20, ссылка)
- Нужно выравнивать частотку в диапазоне 300 - 7500Гц +/- 10 дБ 5-10 полос. - Make_Pic(30.11.2018 17:55)
- "Дьявол прячется в деталях." Пока ТС не назвал ни одной цифры, по которой можно оценить кол-во необходимых МИПС'ов. Задан диапазон частот, но этого явно недостаточно для каких-то реалистичных оценок. - Хаос(29.11.2018 21:50, )
- Аудиофил детектед. - SciFi(29.11.2018 21:45)
- Конечно г-но. Особенно если нужна линейная ФЧХ и кол-во ТАР'ов больше 10 тысяч.. :) - Хаос(29.11.2018 21:44, )
- А кто сказал, что ТС'у нужен эквалайзер с фиксированной АЧХ? Может, ему нужен эквалайзер с АЧХ изменяемой в реал-тайме.. Да еще с разрешением 0,1 Гц. ТС, он же вообще такой загадочный.. :) - Хаос(29.11.2018 21:38, )
- Мы инженеры или где? Давайте возьмём логарифмическую линейку и посчитаем. IIR второго порядка, он же биквад, требует хранения 2 иксов, 2 игреков и 5 коэффициентов. Если у нас несколько одинаковых каналов, иксы и игреки у каждого свои, коэффициенты йцукен(942 знак., 29.11.2018 21:04 - 21:18)
- Да я, честное слово, не заглядывал в паспорта. Помню, что на самом дешёвом 100МГц-чипе Cortex-M4 от Микрочипа, память была серьёзным вопросом. Но там порядка 64к было. - Nikolay_Po(29.11.2018 20:09)
- У STM32L4R 640k RAM, а 640k, как известно, хватит всем. Я так понял, речь о 2 каналах всего, сколько там буферов надо? - йцукен(29.11.2018 16:04)
- Вот, гляньте по ссылке. Для ядра Cortex-M4, без FPU, обещают 11% загрузки для 120МГц, для 80MHz STM32L4 это менее 20% загрузки. Лишь бы памяти на буферы/коэффициенты хватило. Nikolay_Po(141 знак., 29.11.2018 11:53 - 11:59, ссылка)
- простая задача для этого процессора... у него даже есть 12 разрядные АДЦ и ДАК на борту (если 12 разрядов устроит) - RIP(28.11.2018 18:46, )