-
- Китайцы просто денег пожалели на интегральный делитель.. :) Например, на ADCLK846. - Хаос(08.12.2018 15:47, )
- И правильно сделали. - mse homjak(08.12.2018 16:06)
- Не уверен. Каждый пассивный сплиттер уменьшает сигнал на 6 дБ. Суммарное затухание будет 12 дБ. Соответственно, джиттер тоже может увеличиться в четыре раза, поскольку у сигнала с уменьшеной в четыре раза амплитудой крутизна фронов будет тоже в 4 Хаос(109 знак., 08.12.2018 16:27, )
- А то, что буфер на выходе сделает расфазировку синхросигнала вас не смущает? antm(167 знак., 08.12.2018 19:40)
- Справедливости ради, скоростные АЦП часто имеют встроенный PLL в котором делают jitter cleaner и выравнивание duty cycle. - Хаос(08.12.2018 20:02, )
- Да, но есть нюансы. antm(639 знак., 08.12.2018 20:43)
- Справедливости ради, скоростные АЦП часто имеют встроенный PLL в котором делают jitter cleaner и выравнивание duty cycle. - Хаос(08.12.2018 20:02, )
- У неё 8дБм выходной. На 50омах. Там в 10 раз душить можно, никто не почешется. - mse homjak(08.12.2018 18:34)
- Не понял.. Хаос(369 знак., 08.12.2018 19:57, )
- На пальцах прикинул - если поделить резисторами на 4 направления, то 0.14В действующего всего остаётся. - Nikolay_Po(08.12.2018 19:42)
- А то, что буфер на выходе сделает расфазировку синхросигнала вас не смущает? antm(167 знак., 08.12.2018 19:40)
- Не уверен. Каждый пассивный сплиттер уменьшает сигнал на 6 дБ. Суммарное затухание будет 12 дБ. Соответственно, джиттер тоже может увеличиться в четыре раза, поскольку у сигнала с уменьшеной в четыре раза амплитудой крутизна фронов будет тоже в 4 Хаос(109 знак., 08.12.2018 16:27, )
- И правильно сделали. - mse homjak(08.12.2018 16:06)
- У них там еще какие-то моточные изделия есть на выходах, может это дроссели на + питания (но без резистора это стремная схемотехника). - Evgeny_CD(08.12.2018 15:44)
- Китайцы просто денег пожалели на интегральный делитель.. :) Например, на ADCLK846. - Хаос(08.12.2018 15:47, )