-
- И да, PIC24FJ64GA702 жрет 6-7 ма при 16 MIPS. Это, конечно, совсем другие MIPS, чем у 51, но все же. - Evgeny_CD(26.04.2019 15:48)
- Шо, в Писках24 нет аппаратного СПИ? - Крок(26.04.2019 11:53)
- Евгений одержим "периферийными сопроцессорами", да еще чтобы они "в носу ковырялись", нихрена не напрягаясь ;) - Гудвин(26.04.2019 11:59)
- Вот это мне и непонятно в его концепции. Предполагается целая шайка да и еще на разных архитектура. До кучи никто ничего не делает а сваливает работу на другого. - michas(26.04.2019 14:21)
- Еще раз. Есть шина ("вокруг SPI"), и есть куча абонентов на ней. Меня волнуют только два момента - 1) прошивка при серийном производстве 2) смена прошивки сопроцессоров "в поле". Evgeny_CD(647 знак., 26.04.2019 15:02)
- Как-то у меня не рифмуется "периферийный процессор" и "необходимость менять в поле"!. - Крок(27.04.2019 10:16)
- Типовые Элементы Замены - вытаскиваете и меняете :) - AlexG(27.04.2019 10:22)
- Как-то у меня не рифмуется "периферийный процессор" и "необходимость менять в поле"!. - Крок(27.04.2019 10:16)
- Еще раз. Есть шина ("вокруг SPI"), и есть куча абонентов на ней. Меня волнуют только два момента - 1) прошивка при серийном производстве 2) смена прошивки сопроцессоров "в поле". Evgeny_CD(647 знак., 26.04.2019 15:02)
- Вот это мне и непонятно в его концепции. Предполагается целая шайка да и еще на разных архитектура. До кучи никто ничего не делает а сваливает работу на другого. - michas(26.04.2019 14:21)
- Евгений одержим "периферийными сопроцессорами", да еще чтобы они "в носу ковырялись", нихрена не напрягаясь ;) - Гудвин(26.04.2019 11:59)
- Ну про 5В я сразу напейсал. А 51 С ДМА чем будет занят? Лежать в коме? Каких он датых нагенерит, чтобы создать поток 6Мб, через ДМА? ПИСК24 хоть какую-то обработку сможет замутить и ему те 6Мб и гнать не придётцо. А уж в инкарнаццыи ДСПИСК и mse homjak(318 знак., 26.04.2019 11:21 - 11:26)
- 1) шина 6 Мбит - она на кучу сопроцессоров, 8..16 штук. Или даже 32. 2) Важно, чтобы в процессе приема короткого пакета (и передачи) не сильно нарушались тайминги и логика работы ПО внутри сопроцессора 3) Скорость шины - это еще и низкая Evgeny_CD(509 знак., 26.04.2019 15:05)
- Никакое ДМА не спасёт вас от латентностей. И что толку в вашем быстром приёме "по ДМА", если парсить его тот 51 будет пол-года? И что за прикол, вешать на СПИ вязанку каких-то каличей? Поставьте нормальный проц или ФПГА и все "периферийные mse homjak(116 знак., 26.04.2019 18:28)
- Ню ню :) Evgeny_CD(1891 знак., 26.04.2019 19:07)
- Мы так скважинные приборы делали. Каждый модуль ебошит что-то своё, а связываются все по CANу на мегабите. Сама проблема была - написать годный протокол по CANу. Но в итоге справились. А в конце связки сидит телекоммуникационный модуль, который Звероящер(59 знак., 07.02.2020 05:31)
- "Темп опроса каналий 1мс". 10е-3/32, это 31мкс. Вы боитесь, что 16мипсовый ДСПИСК не успеет что-то отработать? Тем более, что ему не надо парсить поток, вы доносите до него, что "слушай сюда, отсюда будет проистекать". И 10мс на реакцию? Ну не mse homjak(329 знак., 26.04.2019 20:02 - 20:07)
- Пи пи пи много раз. Evgeny_CD(716 знак., 26.04.2019 20:28)
- А у чом проблемы? Вы полюбому развязываете канальи. Ну и бога ради. АДУМы и их родственников ваяет всяк, кому не лень. Задёшево. Если микросеть на плате, то нахер она нужна, в принципе? Делайте микросеть в ФПГА или процессоре. Тем более, что есть mse homjak(1007 знак., 26.04.2019 21:02)
- Напоминает анекдот про спор католика и протестанта, после которого каждый из них сменил веру. Evgeny_CD(577 знак., 26.04.2019 22:25)
- Мелкие ФПГА не надо. Если у вас ПЛК с 32каналами, то мелочью не обойдётесь. А что вы, вообще, понимаете под "модулем" не в плане схемотехники, типа проц и т.п., а в плане функции? Я имхую, что вы скатитесь в ситуацию "ПЛК в ПЛК". "Модули" и должны mse homjak(679 знак., 26.04.2019 22:56)
- А вот это хорошее замечание, спасибо. Я подумаю и отвечу. - Evgeny_CD(26.04.2019 22:58)
- Мелкие ФПГА не надо. Если у вас ПЛК с 32каналами, то мелочью не обойдётесь. А что вы, вообще, понимаете под "модулем" не в плане схемотехники, типа проц и т.п., а в плане функции? Я имхую, что вы скатитесь в ситуацию "ПЛК в ПЛК". "Модули" и должны mse homjak(679 знак., 26.04.2019 22:56)
- Напоминает анекдот про спор католика и протестанта, после которого каждый из них сменил веру. Evgeny_CD(577 знак., 26.04.2019 22:25)
- А у чом проблемы? Вы полюбому развязываете канальи. Ну и бога ради. АДУМы и их родственников ваяет всяк, кому не лень. Задёшево. Если микросеть на плате, то нахер она нужна, в принципе? Делайте микросеть в ФПГА или процессоре. Тем более, что есть mse homjak(1007 знак., 26.04.2019 21:02)
- Пи пи пи много раз. Evgeny_CD(716 знак., 26.04.2019 20:28)
- Барин, вы не CAN/LIN изобретаете? - LightElf(26.04.2019 19:14)
- !LIN точно, скорости не те. CAN, да еще в варианте с гальванической развязкой - он сильно дороже всего обсуждаемого стоит :) Предложенная мною схема хорошо масштабируется. Evgeny_CD(204 знак., 26.04.2019 19:25)
- сорян, что в посте выше похоже на CAN/LIN ??? причем интерфейсы выбрали прям вообще схожие ))) - Aleksey_75(26.04.2019 19:20)
- Общая идея сети распределенных устройств, с plug&play и прочими фигнюшками. - LightElf(29.04.2019 11:16)
- Ню ню :) Evgeny_CD(1891 знак., 26.04.2019 19:07)
- Никакое ДМА не спасёт вас от латентностей. И что толку в вашем быстром приёме "по ДМА", если парсить его тот 51 будет пол-года? И что за прикол, вешать на СПИ вязанку каких-то каличей? Поставьте нормальный проц или ФПГА и все "периферийные mse homjak(116 знак., 26.04.2019 18:28)
- 1) шина 6 Мбит - она на кучу сопроцессоров, 8..16 штук. Или даже 32. 2) Важно, чтобы в процессе приема короткого пакета (и передачи) не сильно нарушались тайминги и логика работы ПО внутри сопроцессора 3) Скорость шины - это еще и низкая Evgeny_CD(509 знак., 26.04.2019 15:05)