Evgeny_CDАрхитектор (07.06.2019 20:14, просмотров: 354) ответил Dingo на Тогда советую обратить внимание на Ofront Олега Чередниченко: компиляция Oberon-2 в исходники на Си. ARM на git упоминается. Исходники на Oberon скармливаются gcc или ещё кому,
Спсибо! Тут встает проблема отладки. При компиляции оберона а ARM бинарник в варианте, когда этот бинарник работает под управлением RTOS и железом использует только только в рамках своего функционала (Oberon не настраивает тактовые генераторы, приоритеты на шине и проч) не так и сложно сделать виртуальную машину - симулятор ARM (их и готовых полно), и сделать некую отладку в ней.
Какие-то виртуальные брейк-поинты расставить и проч.
В варианте эмуляции только ядра корректный эмулятор сделать задача умеренной сложности. Вот на регистровом уровне сделать симулятор периферии - это на порядок более сложная задача.
Хотя бы code coverage прикрутить - уже будет сильное подспорье.
Важно что отлаживаемый в виртуале бинарник будет тот же, что и в боевом устройстве. Или почти один и тот же - есть тонкости с драйверами устройств в Оберон-части.
В варианте компиляции в С отладка становится сильно более сложным упражнением (если отлаживать, глядя в код на Обероне, а не unit tests гонять)