caxapa.ru :: "Простенькие", это CPLD. FPGA бывают мелкие, но отнюдь не "простые":

Хаос (23.08.2019 08:08, просмотров: 18) ответил Крок на А вот простенькие, грубо говоря, уровня ПИКового таймера фпга есть в природе? Ну и потребление, чтоб соответствующее.

"Простенькие", это CPLD. FPGA бывают мелкие, но отнюдь не "простые": 10CL006 XC7S6

- Акуеть, "простенькие"! А попроще ничего нету? - Крок(23.08.2019 15:33)
  - MAX 10 посмотрите. MAX V тоже. - Evgeny_CD(23.08.2019 15:40)
    - "Никогда не пей эту гадость!"(c) Макс10 - дорогие. Маленький Циклон10 + микроконтроллер + внешняя флешка на круг немного дешевле и никакого гемора с перешитием. Перешитие Макса через JTAG микроконтроллером - ад адовый, прошивочная программа (Jam Сидоргек(70 знак., 23.08.2019 17:09 - 17:12)
      - Зависит от цели. MAX10 неплохая защита от копирования (стартовый уровень защиты). - Evgeny_CD(23.08.2019 21:52)
      - Самый маленеький Циклон-10 - 6 тыщ ячеек. Мне много. - Крок(23.08.2019 18:28)
        
        Покурите MachXO2 -> MachXO3 -->. Второе имеет почти такие же параметры, мелкопоганистые корпуса и немного меньшую цену - Evgeny_CD(23.08.2019 22:46)
        
        Cyclone 10LP - достаточно быстр, жрет немного, если BGA 0.8 допустимо, то есть 256-UBGA (14x14) - Evgeny_CD(23.08.2019 22:03)
        
        1. Неизвестно сколько LE скушает Ваш дизайн. 2) LE не имеют связей "все со всеми". Иногда простые устройства синтезируются в неприлично большое количество LE, и это объективное свойство конкретной архитектуры. Evgeny_CD(140 знак., 23.08.2019 21:51)
        
        Неужто, "лишние" 5 тыщ ячеек на печатную плату не поместятся? :) - Хаос(23.08.2019 20:27, )
  - Вторая ссылка корневого топика - список всех недорогих FPGA и CPLD. Попроще относительно старые продукты, но они нифига не дешевле. Evgeny_CD(36 знак., 23.08.2019 15:39)
    - ну как раз цена при моих тиражах роли не играет. Важнее потребление, потом - габариты. - Крок(23.08.2019 16:31)
      - Чтобы правильно выбрать серию, надо понять максимальные тактовые элементов дизайна, и хотя бы качественную оценку сложности. Evgeny_CD(305 знак., 23.08.2019 20:09)
        
        Мля. Заменить шесть штук соик-16 надо 48-ногий ставить? - Крок(25.08.2019 00:06)
        
        Не надо. Никто ж не заставляет! - Хаос(25.08.2019 08:25, )
        
        Зависит от числа IO целевой схемы прежде всего - Evgeny_CD(25.08.2019 00:17)
        
        Шесть - Крок(25.08.2019 23:11)
        
        Покажи схему - подскажем CPLD - MBedder(25.08.2019 23:22)
        
        Ну как выглядит таймер в пике? Вот так Крок(26.08.2019 10:22)
        
        MachXO2 -> Выбор кристалла --> LCMXO2-256HC-4SG32I, не влезет LCMXO2-1200HC-6SG32I. Эти FPGA с одним питанием 2.5 - 3.3В, быстрые, относительно маложручие - Evgeny_CD(26.08.2019 12:46, ссылка, ссылка)
        
        То есть ты по SPI не чаще 125 000 раз в секунду задаешь коэффициент деления 80-мегагерцовому 8-битному счетчику? Тогда это действительно PIC, зачем там CPLD или логика? - MBedder(26.08.2019 10:43)
        
        Не чаще одного раза в минуту. Это почти пик, но мне нужен гарантированный (синхронный) выход наружу сигнала "сброс в ноль". Ну и опять же потребности возникнут к некоторому усложнению (на уровне парочка 4и-не) - Крок(26.08.2019 12:07)
        
        А ПИК с CLC (Configurable Logic Cell на борту - т.е. тот же мини-CPLD) не? - MBedder(26.08.2019 14:48)
        
        ну вот почти то. - Крок(26.08.2019 15:26)
        
        +1. Хотя бы примерно опиши, с таковыми частотами. - Evgeny_CD(26.08.2019 01:18)
    - CE40LP384-SG32, ICE5LP1K-SG48ITR, CE5LP2K-SG48ITR, ICE5LP4K-SG48ITR, ICE40UP5K-SG48I - QFN корпуса. - Evgeny_CD(23.08.2019 15:46)

Программируемая логика и ЦОС