Крок (25.08.2019 00:06, просмотров: 1122) ответил Evgeny_CD на Чтобы правильно выбрать серию, надо понять максимальные тактовые элементов дизайна, и хотя бы качественную оценку сложности.-
- Не надо. Никто ж не заставляет! - Хаос(25.08.2019 08:25,
) - Зависит от числа IO целевой схемы прежде всего - Evgeny_CD(25.08.2019 00:17)
- Шесть - Крок(25.08.2019 23:11)
- Покажи схему - подскажем CPLD - MBedder(25.08.2019 23:22)
- Ну как выглядит таймер в пике? Вот так Крок(26.08.2019 10:22)
- MachXO2 -> Выбор кристалла --> LCMXO2-256HC-4SG32I, не влезет LCMXO2-1200HC-6SG32I. Эти FPGA с одним питанием 2.5 - 3.3В, быстрые, относительно маложручие - Evgeny_CD(26.08.2019 12:46, ссылка, ссылка)
- То есть ты по SPI не чаще 125 000 раз в секунду задаешь коэффициент деления 80-мегагерцовому 8-битному счетчику? Тогда это действительно PIC, зачем там CPLD или логика? - MBedder(26.08.2019 10:43)
- Не чаще одного раза в минуту. Это почти пик, но мне нужен гарантированный (синхронный) выход наружу сигнала "сброс в ноль". Ну и опять же потребности возникнут к некоторому усложнению (на уровне парочка 4и-не) - Крок(26.08.2019 12:07)
- А ПИК с CLC (Configurable Logic Cell на борту - т.е. тот же мини-CPLD) не? - MBedder(26.08.2019 14:48)
- ну вот почти то. - Крок(26.08.2019 15:26)
- А ПИК с CLC (Configurable Logic Cell на борту - т.е. тот же мини-CPLD) не? - MBedder(26.08.2019 14:48)
- Не чаще одного раза в минуту. Это почти пик, но мне нужен гарантированный (синхронный) выход наружу сигнала "сброс в ноль". Ну и опять же потребности возникнут к некоторому усложнению (на уровне парочка 4и-не) - Крок(26.08.2019 12:07)
- +1. Хотя бы примерно опиши, с таковыми частотами. - Evgeny_CD(26.08.2019 01:18)
- Ну как выглядит таймер в пике? Вот так Крок(26.08.2019 10:22)
- Покажи схему - подскажем CPLD - MBedder(25.08.2019 23:22)
- Шесть - Крок(25.08.2019 23:11)
- Не надо. Никто ж не заставляет! - Хаос(25.08.2019 08:25,