Вход
Наше всё
Теги
codebook
无线电组件
Поиск
Опросы
Закон
Четверг
28 ноября
О смысле всего сущего
0xFF
Средства и методы разработки
Мобильная и беспроводная связь
Блошиный рынок
Объявления
Микроконтроллеры
PLD, FPGA, DSP
AVR
PIC
ARM, RISC-V
Технологии
Кибернетика, автоматика, протоколы
Схемы, платы, компоненты
Программируемая логика и ЦОС
950818
Топик полностью
MBedder
, терминатор
(06.10.2019 20:07, просмотров: 281)
ответил
bnb62
на
А если DDS? у них шаг 10Е-6 Гц. Имею в виду совместить измерительные точности АЦП результата умножения (фазового детектора) сигнала и эталонного DDS. Если это медленно, то можно перенести обе частоты в дохуя гигагерц общим гетеродином или PLL? и
DDS для этого же используют
конкуренты
партнеры. Результаты на порядок хуже моих, такштаа ветер им в руки и флаг в жопу :))
Ответить