ARM, RISC-V контроллеры

"The receive time-out interrupt is asserted when the RX FIFO is not empty, and no further data is received over a 32-bit period. The receive time-out interrupt is cleared either when the FIFO becomes empty through reading all the data (or by reading the holding register), or when the corresponding bit in the UART:ICR register is set." Круто сделано, прерывание никогда не сработает - DMA успевает забрать данные. Тот случай, когда эррата почти пуста, а настучать разрабам по голове хочется.