-
- Никаких абсолютно. Инструкции типа add <RAM> означают <RAM>=<RAM>+WREG0, а инструкция add <RAM>, WREG будет исполнена как WREG0=<RAM>+WREG0 my504(69 знак., 29.01.2020 22:55 - 22:57)
- Ну это можно стерпеть. Я уж думал их друг с другом складывать-премножать запретили. - Крок(29.01.2020 23:01)
- Я с этого начал - найти архитектуру, чтобы скорость работы с ОЗУ была как скорость работы с регистрами. RISC пролетают на уровне идеологии. Пусть даже не со всем ОЗУ, а с его частью. - Evgeny_CD(29.01.2020 23:12)
- Была какая-то К18ХХВЕYY. там было окно, которое двигалось по памяти и это был регистровый файл. Очень неплохая архитектура. Единственный косяк, как у млачших ПИКов, там не было операций с переносом. - mse homjak(30.01.2020 10:44)
- У семейства МК TMS9900 была аналогичная придумка - адрес окна регистрового файла задавался в каждом векторе прерывания. Удивительно, что это не распространилось на другие семейства, как must have - MBedder(30.01.2020 12:30)
- Вот тут -> хороший цикл статей по архитектурам, их истории и сравнению возможностей и ограничений, но много букв. - Dingo(12.02.2020 05:24 - 05:45, ссылка)
- Не увидел ничего, кроме статьи "Суперскалярный стековый процессор: скрещиваем ужа и ежа". Не там смотрел, или ты ссылку не ту дал? - MBedder(12.02.2020 12:52)
- Спасибо! - Evgeny_CD(12.02.2020 10:00)
- Вот тут -> хороший цикл статей по архитектурам, их истории и сравнению возможностей и ограничений, но много букв. - Dingo(12.02.2020 05:24 - 05:45, ссылка)
- Кажется, у восемьнадцатых уже были? - Крок(30.01.2020 10:49)
- У семейства МК TMS9900 была аналогичная придумка - адрес окна регистрового файла задавался в каждом векторе прерывания. Удивительно, что это не распространилось на другие семейства, как must have - MBedder(30.01.2020 12:30)
- Была какая-то К18ХХВЕYY. там было окно, которое двигалось по памяти и это был регистровый файл. Очень неплохая архитектура. Единственный косяк, как у млачших ПИКов, там не было операций с переносом. - mse homjak(30.01.2020 10:44)
- Я с этого начал - найти архитектуру, чтобы скорость работы с ОЗУ была как скорость работы с регистрами. RISC пролетают на уровне идеологии. Пусть даже не со всем ОЗУ, а с его частью. - Evgeny_CD(29.01.2020 23:12)
- Ну это можно стерпеть. Я уж думал их друг с другом складывать-премножать запретили. - Крок(29.01.2020 23:01)
- Никаких абсолютно. Инструкции типа add <RAM> означают <RAM>=<RAM>+WREG0, а инструкция add <RAM>, WREG будет исполнена как WREG0=<RAM>+WREG0 my504(69 знак., 29.01.2020 22:55 - 22:57)