caxapa.ru :: Я же мечтаю о "забористом" ДСП. Скажем, 4-8 умножителей 16х16=50 на той же частоте мне бы уже хорошо было.

Kpoк (10.01.2021 20:55, просмотров: 353) ответил Evgeny_CD на С DSP его довольно проблематичично скрестить. Слишком большой поток данных. FPGA переварит точно.

Я же мечтаю о "забористом" ДСП. Скажем, 4-8 умножителей 16х16=50 на той же частоте мне бы уже хорошо было.

Ответить

- 8 уможителей - убогая ПЛИС за $10. Программирование такого чудо DSP будет почти как кодинг для FPGA. Смысла нет. FPGA более гибкое решение. - Evgeny_CD(10.01.2021 21:10)
  - Россыпь дискретных транзисторов ещё гибче. Надо адурину, только для плис. Чтобы уважаемым товарищам в предпенсионном возрасте не приходилось верилог осваивать :-) - SciFi(10.01.2021 21:17)
    - Все есть. Migen, MyHDL весьма серьезны. - Evgeny_CD(11.01.2021 01:21, ссылка)
    - скажем так, если кто в своё время клепал сам всякие мудрёные схемы на 155-ой логике, понимает, что кроме собственно логики и триггеров надо ещё минимально учитывать задержки сигналов во времени, то базовое освоение верилога - неделя. ещё неделя - понять чем вообще ПЛИС отличается от К155ТМ2 + К155ЛА3. а дальше всё - погнали повторять Радио-86РК на ПЛИС. всё, включая проц. - Mahagam(10.01.2021 21:30)
      - ~~ПЛИС~~ FPGA кардинально отличается. Мелкая логика -- асинхронная схема. FPGA -- каждая ячейка тактируется от генератора и программа описывает значение выхода в следующем такте как функцию от входов в текущем такте. Подходы к проектированию совершенно разные, мне думается. Опыт работы с ЛА3 и ТМ2 мало полезен, а в обратную сторону вообще бесполезен. - fk0(10.01.2021 21:49)
        
        Это Партия так решила, что все ячейки тактируемы или элемент удобства? И если первое, то применяется ли такой совковый пережиток, как двухфазное тактирование? - Kpoк(11.01.2021 10:24)
        
        в обратную - да, бесполезен. но фраза Mahagam(789 знак., 10.01.2021 22:03)
  - но чтоб в одном флаконе! - Kpoк(10.01.2021 21:14)

ARM, RISC-V контроллеры