caxapa.ru :: Как же тогда интерфейс DDR3‑2400 работал на частоте 1200 МГц ?

Xaoc (24.01.2021 13:22, просмотров: 9) ответил my504 на Для формирования ФРОНТОВ в 1...2 нс на пинах с втекающими/вытекающими токами до 4 мА с вменяемыми токами потребления чипа в целом, требуются скорости переключения транзисторов заметно более 1 ГГц. Возможность работать на частоте 133 МГц внутри чипа не означает возможности работы с такой частотой "на вынос".

Как же тогда интерфейс DDR3‑2400 работал на частоте 1200 МГц ?

Wiki:

У DDR3 уменьшено потребление энергии по сравнению с модулями DDR2, что обусловлено пониженным (1,5 В, по сравнению с 1,8 В для DDR2 и 2,5 В для DDR) напряжением питания ячеек памяти[3][4]. Снижение напряжения питания достигается за счёт использования более тонкого техпроцесса (вначале — 90 нм, в дальнейшем — 65, 50, 40 нм) при производстве микросхем и применения транзисторов с двойным затвором Dual-gate (что способствует снижению токов утечки).

DDR3‑2400: Частота шины: 1200 МГц

Эффективная скорость: 2400 Mbps

https://ru.wikipedia.org/wiki/DDR3_SDRAM

- Полагаю, что через LVDS... ))) Со всеми вытекающими для топологии требованиями. Я ни разу не утверждал, что нельзя вывести наружу фронт в 1...2 нс. Я утверждал, что это проблема для GPIO. А дифпара с нормированным волновым сопротивлением по всей длине и с подключением точка-точка (коэффициент разветвления равен 1), а так же низким напряжением в линии - это решенный вопрос. - my504(24.01.2021 17:57)
  - Насмешили.. :) Какой ещё LVDS? Память DDR3 отродясь работала с сигналами в стандарте SSTL. Xaoc(395 знак., 24.01.2021 18:51, )
    - В любом случае это регулярная линия с нормированным волновым сопротивлением и с топологией точка-точка. - my504(24.01.2021 18:59)
      - Опять не угадали.. Нет там никакой "топологии точка-точка". :) Продолжайте гадать.. :) - Xaoc(24.01.2021 19:08, )
        
        Чудес не бывает. Любой шлейф в линии - это отражение. Спектр определяется не частотой, а длительностью фронта. Причем волновая длина определяется с учетом укорочения в диэлектрике печатной платы. Резонансная длина шлейфа (ХХ превратится в КЗ и наоборот) с учетом укорочения в FR4 на 1 ГГц - примерно 5 см. Включение в линию нескольких корпусов не означает разветвления линии. Она нагружена волновым сопротивлением на обеих концах и согласование на нарушается. Однако, при my504(220 знак., 24.01.2021 20:44)
        
        Ну чего гадать то? Откройте схему на стандартный DDR3L SDRAM UDIMM модуль и посмотрите, как там включены микросхемы DDR3 памяти. Xaoc(390 знак., 25.01.2021 12:19, , ссылка)
        
        Ну и что? Все линии терминированы на нагрузку с волновым сопротивлением. Чтобы работать на такие линии, нужно, чтобы выходной буфер смог работать хотя бы на 100 Ом (это еще реализуемо). 1,35 В/100 Ом= 13,5 мА на КАЖДУЮ линию. Память в обсуждаемом Pico стоит вплотную к чипу МК и для клоков 133 МГц можно не заморачиваться терминированием. Но пины работающие как GPIO с непонятной топологией вне платы не смогут работать с 1...2 нс фронтами без звона в полную амплитуду. 4мА с пина my504(71 знак., 25.01.2021 15:57)

Средства и методы разработки