caxapa.ru :: Там ещё от встроенного контроллера DDR зависит. Некоторые допускают чтобы на шине данных в байте были одинаковые длины, некоторые - в тетраде. А вот адресные линии большинство контроллеров позволяют вести как попало, ибо всё равно медленная установка адреса и потом быстрый burst read/write. Но как минимум, дифпары клока и выборок должны быть выровнены, не так ли?

Ralex (16.03.2021 19:04, просмотров: 213) ответил LightElf на Не первый раз натыкаюсь на подобную рекомендацию в апнотах производителей. Хочется спросить: а что, так можно было? :)

Там ещё от встроенного контроллера DDR зависит. Некоторые допускают чтобы на шине данных в байте были одинаковые длины, некоторые - в тетраде. А вот адресные линии большинство контроллеров позволяют вести как попало, ибо всё равно медленная установка адреса и потом быстрый burst read/write. Но как минимум, дифпары клока и выборок должны быть выровнены, не так ли?

Ответить

- Выборок? DQS в смысле? Они у DDR2 не дифференциальные. Клоки по рисунку сделаны дифпарой, но специального выравнивания не вижу - LightElf(16.03.2021 19:40)

Схемы, платы, компоненты