caxapa.ru :: Однако! Цены LCSC на CPLD Altera EPM240T100I5N

Evgeny_CD, Архитектор (28.03.2021 14:28, просмотров: 5465)

Однако! Цены LCSC на CPLD Altera EPM240T100I5N

https://lcsc.com/product-detail/CPLD-FPGA_Altera-EPM240T100I5N_C40067.html

1+ US$7.8596 US$7 10+ US$6.121 US$60 30+ US$5.8026 US$150 100+ US$5.4824 US$500 500+ US$5.3413 US$2500 1000+ US$5.2707 US$5000

Altera EPM240T100C5N

https://lcsc.com/product-detail/CPLD-FPGA_ALTERA_EPM240T100C5N_EPM240T100C5N_C10041.html

1+ US$3.5115 US$3 10+ US$2.7094 US$20 30+ US$2.5097 US$60 100+ US$2.2481 US$200 500+ US$2.1276 US$1000 1000+ US$2.1069 US$2000

Ответить

- Это все фигня, поскольку "0 In Stock". Те китайские товарищи, у кого эти ПЛИСы есть в наличии, заламывают совсем другие цены. К примеру, как вам предложение: 140 баксов за 10M02 ??? - Stewart Little(18.08.2021 13:31)
  - MAX10 мне никогда не нравились :) - Evgeny_CD(18.08.2021 13:36)
    - Дело не в MAX 10, а в разнице между семью баксами и ста сорока баксами. Разница в 20 раз. Но, похоже, на этот раз жадность фраера не сгубит... - Stewart Little(18.08.2021 13:47)
    - Дайте мне коробку SN7400 и я вам любой SoC состряпаю - misyachniy(18.08.2021 13:46)
      - угу, только fMAX будет что-то типа 2MHz. - Mahagam(18.08.2021 13:56)
        
        Я бы на пару порядков этого "осетра" еще урезал :) - rezident(18.08.2021 13:59)
        
        да не, задержки 15ns на логику, даже если 10 уровней вложения - 150ns, это уже 6MHz. проблемы будут только с многоразрядными сумматорами, но там можно сделать многотактовую схему. да, будет тупить чутка, но зато общая частота не пострадает. Mahagam(2 знак., 18.08.2021 14:34)
        
        Ну дык каждая обратная связь уполовинивает быстродействие, не? - rezident(18.08.2021 15:53)
        
        не. надо тупо считать сумму задержек. если условная К1533ЛА3 даёт 15нс задержки, то жирная логическая цепочка из 10 штук последовательно даст 150нс, а значит период тактовой должен быть чуть длиннее - типа 180нс, чтобы с запасом, то есть 5.55МГц. втыкание ещё одной ЛА3 в цепь даст общую задержку уже в 165нс, клок в 195нс = 5.13МГц. больше всего тупят цепи переноса. типа если мы делаем 16-ти разрядный сумматор, то надо прогнать перенос через 16 бит, 16*15=240нс, и тогда Mahagam(368 знак., 18.08.2021 16:31)
        
        74LS181 + 74S182 на 16 битах примерно те же 20МГц давали. - rezident(18.08.2021 17:12, ссылка)
        
        SDLS136 – DECEMBER 1972 – REVISED MARCH 1988. просто свежак. оно в других сериях вроде как не выпускается. на 3.3 вольта вроде уже нет ничего подобного. хотя могу и ошибаться. так что на сегодняшний день - это артефакты давно забытой развитой цивилизации. - Mahagam(18.08.2021 17:19)
        
        10 уровней вложения дадут 3-кратную задержку. - Kpoк(18.08.2021 15:44)
        
        Для подводных и надводных кораблей не важно, для наземной и летающей техники - выхода нет. - misyachniy(18.08.2021 13:59)

Программируемая логика и ЦОС