ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Понедельник
22 июля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
1117565 Топик полностью
Adept (17.07.2021 02:37, просмотров: 225) ответил Aleksey_75 на кстати а что с технормами ?? резонит по 4 классу делает на раз 0.125/0.125 если по току укладывается в чем проблема ? дырки с ободками едят площади и возможность трассировки на раз !
априори - более тонкие дорожки и зазоры - не только больший процент брака (хотя сейчас все платы идут с электротестированием), но ещё и меньшая токовая нагрузка. 

Дороги 0,1 выжигаются "на раз" при нечаянном замыкании (там максимальная токовая нагрузка на меди 0,18 - не более 200..300mA всего, а если 0,2, то уже в 2 раза больше).

У меня стандартно 0,2/0,2 via 0.35. В особо "плотных проектах" 0,15/0,15 via 0,3, крайне редко бывает 0.1/0.1 (последний раз такое было на проекте с пассивом 0201/0100)

...делать нужно так, как нужно. А как ненужно - делать не нужно (С) Винни-Пух :)
Ответить