ВходНаше всё Теги codebook PARTS Поиск Опросы Закон Четверг
30 марта
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыARM, RISC-V AVRPICPLD, FPGA, DSP КибернетикаТехнологии Схемы, платы, компоненты
1118056 Топик полностью
Evgeny_CD, Архитектор (19.07.2021 02:08, просмотров: 302) ответил Evgeny_CD на [Высокоуровневые языки описания аппаратуры], сделанные как программные модули на универсальном языке. Сводный системный топик.
Slice - уровень абстракции поверх Verilog. Вроде как позволяет сохранить контроль на низком уровне. 

https://github.com/sylefeb/Silice

Ответить