caxapa.ru :: А че такого? Вот первая попавшаяся QSPI (4битная вообще-то) W25Q01JV имеет возможность тактирования 104МГц в 4-битном режиме. То бишь скорость считывания данных из нее всего лишь втрое меньше тактовой MCU (с учетом его 32-битной разрядности).

rezident (10.09.2021 18:08, просмотров: 363) ответил Evgeny_CD на Т.е. 1 КБайт кеша кода в SPI при таковой оного 32 МГц? Круто!

А че такого? Вот первая попавшаяся QSPI (4битная вообще-то) W25Q01JV имеет возможность тактирования 104МГц в 4-битном режиме. То бишь скорость считывания данных из нее всего лишь втрое меньше тактовой MCU (с учетом его 32-битной разрядности).

W25Q01J…%20Plus%20dummy.pdf

Ответить

- Теперь в 32 МГц MCU встраваем 104 МГц QSPI и получаем Нобеля! - Evgeny_CD(10.09.2021 18:45)
  - Дык не вижу особой проблемы, с помощью PLL унутре можно кратно большую частоту иметь. Непонятно, почему в этом МК умножителя частоты не предусмотрели? - rezident(10.09.2021 21:14)
    - Если можно большую частоту иметь в таком непростом блоке, как контроллер СПИ, то и процессор на большей можно завести наверняка. Не сделали - значит не так просто или недешево. - Andreas(10.09.2021 21:20)
      - Ещё вариант - Заказчик сказал 32 МГц достаточно... - Evgeny_CD(10.09.2021 21:22)
      - В принципе верно. Но реально могла быть проблема с IP блоком PLL. - Evgeny_CD(10.09.2021 21:21)
    - IP блока отечественного нет, почти наверняка. - Evgeny_CD(10.09.2021 21:15)
      - Явная недоработка для такого МК. - rezident(10.09.2021 21:17)
        
        Его явно под задачи типа доверенная загрузка делали. Теперь пытаются коммерциализировать, что получилось. - Evgeny_CD(10.09.2021 21:19)
- Есть засада - при непоследовательной выборке надо еще подать команду чтения и 3 байта адреса, причем, насколько помню, команда идет в 1битном режиме. Поэтому без большого кеша просадка производительности ооочень значительна. PS Есть еще XIP mode, при котором не надо команду давать, но все равно 2 такта на передачу режима требуется. - Andreas(10.09.2021 18:32)

ARM, RISC-V контроллеры