Zoro (24.11.2021 10:03, просмотров: 353) ответил mse homjak на Это всё %ня. Гляньте на поипень-
- 1да. 2 из mclk получаю div10clk путём "div10" 3. nTXstart
получается из сигналов nSel, nWE. Эти сигналы работают в том и
другом случае и на разницу вработе не должны влиять. Такое
впечатление, что Квартус чота криво оптимизировал. щас попробую
изолировать счотчик от регистра путём вывода сигнала компаратора
отдельно. Нипамагло. - mse homjak(24.11.2021 11:25)
- 2) из mclk получаю div10clk путём "div10" Zoro(180 знак., 24.11.2021 11:48)
- Квартус знает. В проекте есть счётчик, который делит на 10. Тут,
походу, какая-то принципиальная лажа. РТЛ показывает адекватную
картинку в том и ином случаях. Т.е. с точки зрения логики описания
всё в норме. Но какая-то конструкция описания неадекватно
воспринимается синтезатором. - mse homjak(24.11.2021 11:58)
- Я вижу такие странные места misyachniy(356 знак., 24.11.2021 13:29)
- Я такие сопли уже вылизывал. С этого и начал. Пох. - mse homjak(24.11.2021 13:40)
- там тактовые из делителей сделаны. остальное фигня. - Mahagam(24.11.2021 13:34)
- Не вижу проблемы на этих частотах. Оно всё синхронное по mclk.
Интересно другое. Немного переписал, чтобы найти добавку, которая
из рабочего варианта делает нерабочий. Оказалось, сдвиговый регистр
передатчика. mse homjak(820 знак., 24.11.2021 13:47)
- а если оный вариант смотреть после синтеза - так докучи 8 латчей на генерило. Zoro(170 знак., 24.11.2021 14:37)
- о бля. аж три клока на пяти строках текста. вангую, что с таким
подходом глобальные клоковые линии давно закончились, и клоки
гонятся по обычным линиям. в этом случае неработоспособность почти
гарантирована. Mahagam(268 знак., 24.11.2021 14:05)
- Это пустая микросхема и 2МГц частота. Синхронная схема. Тут нечему
не работать. - mse homjak(24.11.2021 14:24)
- асинхронная схема. а частота похер. скажи, сможешь пояснить что
означает слово "синхронный" в названии К155ИЕ7, и слово
"асинхронный" в названии К155ИЕ5 ? Mahagam(91 знак., 24.11.2021 14:36)
- Вот схематик. Красненькое, это клок. Не знаю, что у вас там рисует
ваш инструмент. mse homjak(2 знак., 24.11.2021 14:52, картинка, картинка)
- у меня нет квартуса. Это после синтеза или имплимента ? и почему
data в воздухе болтается ? Zoro(69 знак., 24.11.2021 15:05)
- Это Technology Map Viewer(post mappping). Дата болтается, потому,
что я тот кусок закомментировал, иначе вообще % что разглядишь.
Смысл в том, что каждая из частей схемы синхронная. Что, собственно
и у вас видно. Да, на часть схемы идёт клок с триггерка, но это не
делает части несинхронными. Узел в целом, да. Но даже для него
анализатор даёт максимальную тактовую по "мцлк" свыше 250МГц. mse homjak(1 знак., 24.11.2021 15:14, картинка)
- лирическая тема: может по отдельности части и есть синхронны, но
это как сферический конь. Они то работают ВМЕСТЕ и они совсем не
синхронны, там где больше одного клока всегда есть асинхронщина...
(ну это если очень кратенько). - Zoro(24.11.2021 15:24)
- Они работают по отдельности: прескалер из 2МГц делает 200кГц. следующий счоччик формирует 11 импульсов млачшего разряда после внешней асинхронной инициализации. Логика на его разрядах формирует "грязный" сигнал переключателя направления, который "чистится" основным клоком. Данные относительно "ворот" болтает на 500+/- нС, что для УАРТа вполне нормальноибо присутствуют стартовый и стоповый биты по 10мкс. - mse homjak(24.11.2021 17:30)
- Вот здесь собака и зарылась. Блажен кто верит. Zoro(286 знак., 24.11.2021 15:20)
- Даже если он пойдёт по периметру чипа, кругами, это даст разбежку всего лишь в десяток нС, максимум. Я беру свои "такты" с выхода единственного триггера счоччика и мне важна только частота, а не задержка. Внутри счоччиков все переходные процессы устаканятся за много сот нС, до прихода следующего фронта. Тут тоже нет проблем. - mse homjak(24.11.2021 17:08)
- и если посмотреть тайминги всех этих цепей, то там пипец какой
творится обычно. нет клока кроме клока с пэ-эл-элки, и BUFG пророк
его. - Mahagam(24.11.2021 15:31)
- Ясен%, что да. Но зачем делать культ из еды в таких случаях? Это
последовательная цепь, которая не пересекается своими частями.
Пресловутая 155ИЕ5. Кому дело до того, что выходной сигнал
задержится на десяток нан относительно мастерклока? - mse homjak(24.11.2021 17:14)
- Ок. Если "Ясен%" - то флаг вам в руки. Имейте то что имеете в счётчике 5, 4, 9, 3, итд. - Zoro(24.11.2021 20:08)
- Ясен%, что да. Но зачем делать культ из еды в таких случаях? Это
последовательная цепь, которая не пересекается своими частями.
Пресловутая 155ИЕ5. Кому дело до того, что выходной сигнал
задержится на десяток нан относительно мастерклока? - mse homjak(24.11.2021 17:14)
- лирическая тема: может по отдельности части и есть синхронны, но
это как сферический конь. Они то работают ВМЕСТЕ и они совсем не
синхронны, там где больше одного клока всегда есть асинхронщина...
(ну это если очень кратенько). - Zoro(24.11.2021 15:24)
- Это Technology Map Viewer(post mappping). Дата болтается, потому,
что я тот кусок закомментировал, иначе вообще % что разглядишь.
Смысл в том, что каждая из частей схемы синхронная. Что, собственно
и у вас видно. Да, на часть схемы идёт клок с триггерка, но это не
делает части несинхронными. Узел в целом, да. Но даже для него
анализатор даёт максимальную тактовую по "мцлк" свыше 250МГц. mse homjak(1 знак., 24.11.2021 15:14, картинка)
- ну сразу всё ясно Mahagam(1 знак., 24.11.2021 14:59, картинка)
- Ну, что клоки триггерков тактируются одним источником, видно. Что
вам ещо надо, чтобы признать схему синхронной? В ИЕ5 каждый триггер
сидел клоком на выходе предыдущего, смена состояний занимала 4
времени распространения. Здесь состояние меняется по фронту.
Чонетакта? - mse homjak(24.11.2021 15:06)
- повторить вопрос ? - Zoro(24.11.2021 15:09)
- Ну, что клоки триггерков тактируются одним источником, видно. Что
вам ещо надо, чтобы признать схему синхронной? В ИЕ5 каждый триггер
сидел клоком на выходе предыдущего, смена состояний занимала 4
времени распространения. Здесь состояние меняется по фронту.
Чонетакта? - mse homjak(24.11.2021 15:06)
- у меня нет квартуса. Это после синтеза или имплимента ? и почему
data в воздухе болтается ? Zoro(69 знак., 24.11.2021 15:05)
- Вот схематик. Красненькое, это клок. Не знаю, что у вас там рисует
ваш инструмент. mse homjak(2 знак., 24.11.2021 14:52, картинка, картинка)
- асинхронная схема. а частота похер. скажи, сможешь пояснить что
означает слово "синхронный" в названии К155ИЕ7, и слово
"асинхронный" в названии К155ИЕ5 ? Mahagam(91 знак., 24.11.2021 14:36)
- Это пустая микросхема и 2МГц частота. Синхронная схема. Тут нечему
не работать. - mse homjak(24.11.2021 14:24)
- Не вижу проблемы на этих частотах. Оно всё синхронное по mclk.
Интересно другое. Немного переписал, чтобы найти добавку, которая
из рабочего варианта делает нерабочий. Оказалось, сдвиговый регистр
передатчика. mse homjak(820 знак., 24.11.2021 13:47)
- а в самой плисе схему смотрели ? ну так из любопытства... - Zoro(24.11.2021 12:41)
- РТЛ соответствует логике. - mse homjak(24.11.2021 13:39)
- не поленился. Zoro(685 знак., 24.11.2021 14:02, ссылка)
- РТЛ соответствует логике. - mse homjak(24.11.2021 13:39)
- Я вижу такие странные места misyachniy(356 знак., 24.11.2021 13:29)
- Квартус знает. В проекте есть счётчик, который делит на 10. Тут,
походу, какая-то принципиальная лажа. РТЛ показывает адекватную
картинку в том и ином случаях. Т.е. с точки зрения логики описания
всё в норме. Но какая-то конструкция описания неадекватно
воспринимается синтезатором. - mse homjak(24.11.2021 11:58)
- 2) из mclk получаю div10clk путём "div10" Zoro(180 знак., 24.11.2021 11:48)
- 1да. 2 из mclk получаю div10clk путём "div10" 3. nTXstart
получается из сигналов nSel, nWE. Эти сигналы работают в том и
другом случае и на разницу вработе не должны влиять. Такое
впечатление, что Квартус чота криво оптимизировал. щас попробую
изолировать счотчик от регистра путём вывода сигнала компаратора
отдельно. Нипамагло. - mse homjak(24.11.2021 11:25)
