mse homjak (30.11.2021 14:40, просмотров: 460) ответил Evgeny_CD на Да самом деле 32 битник типа RISC-V, Cortex-M на уровне голого ядра
понять ничуть не сложнее. В FPGA периферию на регистровом уровне
можно сделать очень простой. Асм RISC'ов - это да, это тяжело в
мозг зайдет. Нужен учебный CISC процессор!-
- Обратите внимание, я написал про Cortex-M*, где MMU не положено.
dsPIC это как бэ и не RISC ни разу. Про то, что голое ядро
ненавороченного 32 битника не сложнее для понимания, чем 8 бит, я
тоже написал. - Evgeny_CD(30.11.2021 15:07)
- Я про ваше "АСМ РИСК тяжело в мосх войдёт". - mse homjak(30.11.2021 23:32)
- Обратите внимание, я написал про Cortex-M*, где MMU не положено.
dsPIC это как бэ и не RISC ни разу. Про то, что голое ядро
ненавороченного 32 битника не сложнее для понимания, чем 8 бит, я
тоже написал. - Evgeny_CD(30.11.2021 15:07)