Codavr (27.01.2022 23:54, просмотров: 303) ответил Evgeny_CD на Китай разрешил AMD поглотить Xilinx, но выдвинул ряд условийДолой империалистический интернационал!
-
- Для вычислений нет единого оптимального решения. CPU, FPGA и ASIC
закрывают практическуи всю "площадь" задач. Суперкомпьютеры и GPU
закрывают остальное. - misyachniy(28.01.2022 12:52)
- Оптимального при определенных ограничениях. Когда рамки
расширяются, оптимум умеет очень сильно смещаться. Собственно
интерес производителей чипов в получении доступа к возможностям
альтеры и ксайлинкса этим и обусловлены. Кстати, кто нам мешает
сгоношить на нашем супер-пупер FPGA-процессоре банальный CPU :) - Codavr(11.02.2022 18:03 - 18:06)
- Вот сделают какой-нить ИИ, который будет на лету конфигурировать
FPGA под задачу! И пойдем побираться. - LightElf(11.02.2022 18:06)
- Как говорил профессор преображенский: "любая баба может в любой
момент родить Спинозу, " - misyachniy(14.02.2022 09:39)
- Но захочет ли? - LightElf(14.02.2022 14:46)
- Представил завод и у каждого станка по Спинозе. Забили на работу и ведут филосрфскую дискуссию. Сахара ни дать ни взять :) - Codavr(28.02.2022 13:39)
- Вот так динозавры и вымерли - Kpoк(14.02.2022 14:53)
- Но захочет ли? - LightElf(14.02.2022 14:46)
- Дык, я о том и говорил. И универсальная программа Сделайзаебись.exe
:) - Codavr(11.02.2022 18:07)
- Запускаешь ее - и все как заеблось! ;-) - LightElf(11.02.2022 18:59)
- В конце 6го дня творения. - Codavr(11.02.2022 19:11)
- Такая программа должна состоять из одной кнопки "хочу!" - Evgeny_CD(11.02.2022 18:12)
- Запускаешь ее - и все как заеблось! ;-) - LightElf(11.02.2022 18:59)
- Как говорил профессор преображенский: "любая баба может в любой
момент родить Спинозу, " - misyachniy(14.02.2022 09:39)
- Вот сделают какой-нить ИИ, который будет на лету конфигурировать
FPGA под задачу! И пойдем побираться. - LightElf(11.02.2022 18:06)
- Оптимального при определенных ограничениях. Когда рамки
расширяются, оптимум умеет очень сильно смещаться. Собственно
интерес производителей чипов в получении доступа к возможностям
альтеры и ксайлинкса этим и обусловлены. Кстати, кто нам мешает
сгоношить на нашем супер-пупер FPGA-процессоре банальный CPU :) - Codavr(11.02.2022 18:03 - 18:06)
- вспоминаются транспьютерные ускорители начала 90х... - sav6622(28.01.2022 11:18)
- 65-50нМ процессоры уровня Атлон или не помню какая Корка, работали
на 2-2,5ГГц. Аналогичные по проектным нормам ФПГА с трудом
организуют какой арифметичный узел на 250-300МГц. Т.к. ФПГА
универсальная приблуда, а процессор, узкозаточенная. За
универсальность приходицца платить высокой избыточностью жылеза и,
соотв., меньшей скорострельностью. Зато на задачах с высокой
степенью параллелизацыи, 300 МГц ФПГА кратно обует процессор по
производительности. - mse homjak(28.01.2022 01:19)
- Еще допустимую степень конвейризации стоит упомянуть. - Evgeny_CD(28.01.2022 01:51)
- Я говорил о следующем. Evgeny_CD(700 знак., 28.01.2022 16:30)
- Ну у ФПГА умножитель умножает на 300 и хоть оконвейеризируй его,
выше работать не будет. У процессора и скорость выше, и некое
распараллеливание арифметики тоже в наличии. У ФПГА принципиальный
косяк в универсальности и избыточности. - mse homjak(28.01.2022 10:17)
- выше 300 работать не будет. но 65nm Spartan имеет до 180
умножителей. которые можно загрузить работой на 100%. а у проца
какой процент команд умножения в программе? - Mahagam(28.01.2022 10:34)
- Я-ж обо што и пишу. Если задача ложится на ФПГА, какой гиговый ДСП сосед у какого Цыклона-2 на 140МГц, не говоря обо што более жырное. Но стоит написать корку какого АВР, то выясняецца, что МК с 0,35мкм нормами уделывает 50-60нм аналога на равных частотах. Я уж не говорю о потреблении. Потомушто АВР специализированная схема, а ФПГА, универсальная. - mse homjak(28.01.2022 16:09)
- Если нужно много умножений, то их процент в соответствующей
программе будет немалым, если считать исполняемые команды, а
учитывая наличие параллельных ALU и конвейеризацию, то одновременно
может исполняться пара умножений каждый такт на частоте ~3ГГц с
предельной загрузкой 256битной шины DDR4 памяти, и это только одно
ядро и без SIMD. А, ктати, умножители в спартане плавучие или
целочисленные? - =AlexD=(28.01.2022 10:55)
- чот мне кажется, что минимум 4 умножения за раз можно стартовать
(SSE), а если ещё и учесть количество ядер процессора. и все равно,
программа не состоит из одних только умножений. умножители в плис
пока только целочисленные. в седьмой серии их увеличили по
разрядности до 25*18 и на выходе давно есть аккумулятор (48 бит) - Mahagam(28.01.2022 11:19)
- В этом смысл параллельности ALU - "другая часть программы" исполняется на других ALU, как-то операции загрузки аргументов, сохранения результатов, счётчики циклов и всякая прочая сопутствующая мелочь. Если вспомнить про AVX , гипертрейдинг и многопроцессорность, то любая числомолотилка упирается исключительно в память, которая у CPU ну очень широкая и быстрая. Единственным узким моментом может быть перекидывание контекста на ОСь. - =AlexD=(28.01.2022 13:48)
- чот мне кажется, что минимум 4 умножения за раз можно стартовать
(SSE), а если ещё и учесть количество ядер процессора. и все равно,
программа не состоит из одних только умножений. умножители в плис
пока только целочисленные. в седьмой серии их увеличили по
разрядности до 25*18 и на выходе давно есть аккумулятор (48 бит) - Mahagam(28.01.2022 11:19)
- выше 300 работать не будет. но 65nm Spartan имеет до 180
умножителей. которые можно загрузить работой на 100%. а у проца
какой процент команд умножения в программе? - Mahagam(28.01.2022 10:34)
- Еще допустимую степень конвейризации стоит упомянуть. - Evgeny_CD(28.01.2022 01:51)
- Нет, все станет C++. SystemC - оно из C++ сделано. - Evgeny_CD(28.01.2022 01:17)
- Для вычислений нет единого оптимального решения. CPU, FPGA и ASIC
закрывают практическуи всю "площадь" задач. Суперкомпьютеры и GPU
закрывают остальное. - misyachniy(28.01.2022 12:52)