caxapa.ru :: Весь Timer Control and Status Register (TMR_CSR) Но может выйти ещё хуже: событие произошло, а мы его пропустили.

Dingo (25.01.2023 13:44, просмотров: 179) ответил =AlexD= на А автоматического сброса таймера по совпадению с регистром сравнения нет? Если в битах порыться. По логике должно быть, иначе оно всё время будет глючить.

Весь Timer Control and Status Register (TMR_CSR) Но может выйти ещё хуже: событие произошло, а мы его пропустили.

Ответить

- Вы Periodic mode, надеюсь, используете? - LightElf(25.01.2023 19:19)
  - Конечно, нет. Все режимы кроме continous сбрасывают счёт таймера при записи регистра сравнения. ETMR не смотрел в этом отношении. Dingo(439 знак., 26.01.2023 05:52)
    - Чёт я не пойму изыска. Зачем обновлять регистр сравнения? Делаете переменные задержки на том же таймер или что? - LightElf(26.01.2023 10:07)
      - Период счёта не кратен секунде, да и нет двух одинаковых кварцев. Например, у меня по результату вместо 12`000`000Гц оказался 12`000`126Гц. И это не точно: может в референсном устройстве тоже не ровно, а подстраиваться к нему надо. Ну и опять же - ошибка всё равно накопится, даже если разница будет в единицы Гц или даже доли. Поэтому - постоянно подводить локальные часы. - Dingo(26.01.2023 10:13)
        
        Ну если вам нужна такая точность, что начинает существенную роль играть разброс кварцев, то вам прямая дорога в IEEE1588. Там и 64-битный таймер на 150МГц, и поправки дробные и синхронизация с мастером. - LightElf(26.01.2023 13:09)
        
        Я бы их в другом месте подводил. Зафиксировал бы таймер с периодом 12000000, чтобы в этом месте геморроя не было, а поправки вносил бы потом при помощи нехитрой арифметики. - SciFi(26.01.2023 10:17)

ARM, RISC-V контроллеры