caxapa.ru :: У исключений, вроде, приоритеты отрицательные, поэтому пользовательскому коду назначить приоритет исключения и выше - нельзя, доступна запись лишь положительных значений приоритета.

Nikolay_Po (27.06.2023 22:20, просмотров: 180) ответил StdEng на Вопрос. У Cortex-M приоритет численно разделяется между прерываниями и исключениями?

У исключений, вроде, приоритеты отрицательные, поэтому пользовательскому коду назначить приоритет исключения и выше - нельзя, доступна запись лишь положительных значений приоритета.

Насчёт одного приоритета на всех - если приоритет у векторов одинаковый, переход идёт в порядке возрастания номеров векторов в списке.

Ещё, PRIO_BITS определяют, как бить приоритеты на группы. Другими словами, можно настроить так, чтобы внутри группы приоритетов прерывания ранжировались по важности, но не могли прерывать друг друга внутри группы, при этом прерывания более приоритеных групп могут прерывать менее приоритетные. А можно настроить вообще без групп - тогда любое более приоритетное прерывание прервёт менее приоритетное (interrupt nesting).

Ответить

- ARM вводит отрицательные приоритеты для Reset: (-3), NMI: (-2), Hardfault: (-1) но они заданы и их не установить.. Выше в коде функции отрицательные на входе это индексы исключений (не числа приоритетов), сами числа приоритетов все положительные. Это видно по коду функции выше и по комменту: or negative to specify a processor exception. Интересует все же вопрос совместного разделения приоритета NVIC.IPR и SHPR1-SHPR3 который умалчивает документация ARM/STM. - StdEng(27.06.2023 23:32, )
  - Да, не нашёл, где было бы явно указано, но припоминаю, когда только начал погружаться в архитектуру STM32 (ARM), где-то прочёл, что NVIC - это дополнительный контроллер-расширитель ядра, который дёргает линии различных приоритетов прерываний самого ядра. А системные обработчики дёргают эти линии как бы напрямую, мимо NVIC. Но, в итоге, дёргаются одни и те же линии. Nikolay_Po(101 знак., 28.06.2023 13:54)
    - Я тоже припоминаю, что там странно было описано. Мне напомнило как в ранних IBM PC было сделано - symbions(28.06.2023 17:07)
  - Исключения как индексы вектора прерывания играют роль при одинаковом приоритере. Если приоритет прерываний одинаков, то при одновременном запросе на прерывание произойдет то, которое имеет вектор с меньшим индексом, те которое выше в таблице прерываний== ближе к вектору ресета. - shan(28.06.2023 11:55)

ARM, RISC-V контроллеры