enc (25.07.2023 16:49, просмотров: 82) ответил Гyдвин на Я руководствовался вот этим. Тут вроде все однозначно. По диаграмме
при подаче 0 на вход PL Q7 должен принять состояние D7 асинхронно.
Вход CE подключен к GND. На CP подаю положительные фронты для
сдвига. Все сдвигается (16 бит), а вот первый бит "в никуде"...Вход CE подключен к GND. Вход CE должен быть в "1" когда загружаются данные PL = 0.
-
- CE по моему скромному разумению служит для разрешения тактовых
импульсов. На этой же диаграмме Q7 асинхронно принимает значение D7
при PL=0. Кстати, таракашки SN74HC165. - Гyдвин(25.07.2023 16:58)
- Обрати внимание на логику тактового сигнала. Если CP и CE оба в нуле, то 1->0 на входе PL разрешает логику входов RS, а 0->1 на этом же PL вызывает 1->0 на входах CP регистров, т.е. сдвиг. Возможно у тебя параллельная загрузка совместилась с одним сдвигом. Или нет? reZident(1 знак., 25.07.2023 17:24, картинка)
- Ок. На СР при этом держишь "1"? - enc(25.07.2023 17:22)
- CE по моему скромному разумению служит для разрешения тактовых
импульсов. На этой же диаграмме Q7 асинхронно принимает значение D7
при PL=0. Кстати, таракашки SN74HC165. - Гyдвин(25.07.2023 16:58)
