Микроконтроллеры

ARM-системы. Вторая причина это модульность самих перифералов написанных на Verilog. Пришлось бы предусматривать для периферала еще один интерфейс и не просто в виде отвода сигналов, а с серьезным вмешательством в логику, потому что, скажем, триггер со сбросом по чтению (clear on read) это давным-давно наработанная HDL-идиома и может быть даже готовая оптимизированная ячейка на кремнии, а тут переделка. Вот и обходятся малой кровью, типа "ну хрен с ним, может сбросить кто угодно (втч и debug и dma и контроллер памяти и др.)". Третья причина в необходимости отдельного тактирования/синхронизации, если делать отдельный механизм вычитки в обход шинных протоколов. Короче, дофига что это ломает.