ARM, RISC-V контроллеры

void adc_setup(){
    uint32_t ctr = 0;
    // Enable clocking
    RCC->APB2ENR |= RCC_APB2ENR_ADC1EN;
    RCC->AHBENR |= RCC_AHBENR_DMA1EN;
    __DSB();
    // DMA configuration
    DMA1_Channel1->CPAR = (uint32_t) (&(ADC1->DR));
    DMA1_Channel1->CMAR = (uint32_t)(ADC_array);
    DMA1_Channel1->CNDTR = NUMBER_OF_ADC_CHANNELS * 9;
    DMA1_Channel1->CCR = DMA_CCR_MINC | DMA_CCR_MSIZE_0 | DMA_CCR_PSIZE_0
                          | DMA_CCR_CIRC | DMA_CCR_PL | DMA_CCR_EN;
    RCC->CFGR = (RCC->CFGR & ~(RCC_CFGR_ADCPRE)) | RCC_CFGR_ADCPRE_DIV8; // ADC clock = RCC / 8
    // sampling time - 239.5 cycles for channels 3, 16 and 17
    ADC1->SMPR2 = ADC_SMPR2_SMP3;
    ADC1->SMPR1 = ADC_SMPR1_SMP16 | ADC_SMPR1_SMP17;
    // sequence order: 3 -> 16 -> 17
    ADC1->SQR3 = (3 << 0) | (16<<5) | (17 << 10);
    ADC1->SQR1 = (NUMBER_OF_ADC_CHANNELS - 1) << 20; // amount of conversions
    ADC1->CR1 = ADC_CR1_SCAN; // scan mode
    // continuous mode & DMA; enable vref & Tsens; wake up ADC
    ADC1->CR2 = ADC_CR2_DMA | ADC_CR2_TSVREFE | ADC_CR2_CONT | ADC_CR2_ADON;
    // wait for Tstab - at least 1us
    while(++ctr < 0xff) nop();
    // calibration
    ADC1->CR2 |= ADC_CR2_RSTCAL;
    ctr = 0; while((ADC1->CR2 & ADC_CR2_RSTCAL) && ++ctr < 0xfffff);
    ADC1->CR2 |= ADC_CR2_CAL;
    ctr = 0; while((ADC1->CR2 & ADC_CR2_CAL) && ++ctr < 0xfffff);
    // turn ON ADC
    //ADC1->CR2 |= ADC_CR2_ADON;
    __DSB();
    ADC1->SR = 0;
    ADC1->CR2 |= ADC_CR2_SWSTART;

}

Теперь стабильно в нужной последовательности. Но! Если запустить сразу же после заливки через st-link, порядок каналов нарушается. Делаю сброс (который nvic_systemreset или просто по вотчдогу) - все ОК.