POV (23.09.2023 19:43, просмотров: 116) ответил reZident на Цитата из спецификации I2C-bus достаточное доказательство для Фомы
Неверующего? В самом первом абзаце написано, что большинство slave
не имеют управления сигналом SCL и не могут "растягивать" тактовый
сигнал. Clock stretching это опция, а не обязательное требование спецификации.-
- Ну точно ведь - реинкарнация Фомы Неверующего! :-))) - reZident(23.09.2023 19:55)
- Проверял это лет 20 тому назад в I2C режиме на AT17. Она - могла удерживать SCL в нуле. Только вот
записи куда-то делись. На память - начинала она это при повышенной
скорости I2C и пониженном питании. Т.е. как раз "не успевала". - Toчкa oпopы(23.09.2023 20:54)
- Ну AT17 несколько "специфичная" EPROM. Она ведь для загрузки FPGA предназначена. Поэтому некоторые из м/с этой серии сами тактовый сигнал генерить умеют. Соответственно вывод DCLK у них может быть или входом или выходом. Но в любом случае об этом явно в datasheet указано - либо Input, либо Input/Output. reZident(2 знак., 23.09.2023 21:07, картинка, картинка)
- Проверял это лет 20 тому назад в I2C режиме на AT17. Она - могла удерживать SCL в нуле. Только вот
записи куда-то делись. На память - начинала она это при повышенной
скорости I2C и пониженном питании. Т.е. как раз "не успевала". - Toчкa oпopы(23.09.2023 20:54)
- Ну точно ведь - реинкарнация Фомы Неверующего! :-))) - reZident(23.09.2023 19:55)
