Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Понедельник
28 июля

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

ARM, RISC-V контроллеры

1460668 Топик полностью

Лaгyнoв (02.09.2024 08:33, просмотров: 142) ответил petrd на Тоже его трогаю. Из наблюдений - есть системный таймер, но прерываний от него не обнаружил...P.S.есть прерывание от систика, все нормально. SPI свободен от недостатков STM c NSS. У Амура отдельный вход SS на вход и до 4-х SS на выход. Итого на SPI в отличии от других придется задействовать как минимум 5 выводов, а не 4 (MISO, MOSI, CLK, SS_IN, SS_OUT(aka CS)), без SS_IN модуль будет отключаться при первой же передаче.

и SS (и тот и другой) - только аппаратно??? Или можно отключить?

Ответить

- SS_IN отключать нельзя, SS_OUT можно, для этого есть отдельный бит ручной/автомат. Тогда CS можно назначить на GPIO и махать им по своему усмотрению. - petrd(02.09.2024 08:52)
  - ну хоть так. Но в целом действительно как-то того. :-) Хотя раньше-то за счастье посчитали. :-) - Лaгyнoв(02.09.2024 09:36)
    - Как раз spi тут меня заинтриговал. Есть надежда что они всетаки думали головой и понимали что он тоже мечтает работать бесконечным стримом через dma, но тут другая засадка....в дма не нашел события пол буфера... мож както по другому задумано. - klen(02.09.2024 10:43)
      - Со стороны SPI. У него FIFO на 8 байт на чтение и запись и есть регистр порога, в нем задается при каком наполнении буфера вызвать прерывание TX_FIFO_NOT_FULL. Т.е. если туда записать 4, то это и будет полбуфера. - petrd(02.09.2024 12:13)
        
        я не готов так часто этим заниматся когда буду писать в spi 64M потоковых данных .. фифо spi это не про то. хочется правильный dma - он должен писать а не я процессором. - klen(02.09.2024 12:35)