st232bd (02.02.2009 14:42, просмотров: 253) ответил Mahagam на кормим верилог синплифаю, али прецЫжну. вуаля :)-
- синплифай и прецижн они ж от мультивендорные синтезаторы. так? пишем кроссплатформенно - а на выходе смотрим схему отрендеренную под любую платформу. - Mahagam(02.02.2009 15:22)
- Дык счас норовят кирпичей здоровых типа памяти блочной, умножителей аппаратных в ФПЖА наложить, у кого-то тригеры ДДР. С этим как? - st232bd(02.02.2009 15:33)
- почти без проблем: память описываем как reg [7:0] memory [1023:0]; и всё. любой синтезатор этот килобайт упихает в блок. умножители также автоматом упихиваются. триггеры ДДР - лично не сталкивался, но если их грамотно расписать - должно тоже получится. Mahagam(443 знак., 02.02.2009 15:45)
- Моя Verilog не понимай, но идея понятна. Надо попробовать. - st232bd(02.02.2009 15:51)
- я верилог за три дня освоил. с тех пор на VHDL даже смотреть противно. - Mahagam(02.02.2009 16:52)
- Моя Verilog не понимай, но идея понятна. Надо попробовать. - st232bd(02.02.2009 15:51)
- почти без проблем: память описываем как reg [7:0] memory [1023:0]; и всё. любой синтезатор этот килобайт упихает в блок. умножители также автоматом упихиваются. триггеры ДДР - лично не сталкивался, но если их грамотно расписать - должно тоже получится. Mahagam(443 знак., 02.02.2009 15:45)
- Дык счас норовят кирпичей здоровых типа памяти блочной, умножителей аппаратных в ФПЖА наложить, у кого-то тригеры ДДР. С этим как? - st232bd(02.02.2009 15:33)
- синплифай и прецижн они ж от мультивендорные синтезаторы. так? пишем кроссплатформенно - а на выходе смотрим схему отрендеренную под любую платформу. - Mahagam(02.02.2009 15:22)