...делать нужно так, как нужно. А как ненужно - делать не нужно (С) Винни-Пух :)
-
- 3,3В откуда берутся? Насколько сильно запаздывают от 5В? При
включении (когда 5В уже есть, а 3,3В еще нет) входные токи SCK, CS,
SI могут достигать 50мА, что не исключает вероятности
"защелкивания" FRAM по входному току любого из этих пинов. Так что
100 Ом резисторы должны быть увеличены до, как минимум, 510 Ом. - reZident(07.02.2025 13:56)
- 3.3 от LDO с 5В, ёмкость на выходе LDO 4.7мкф, Запаздывания
практически быть не должно, плавно нарастает примерно одновременно.
100 ом хотел увеличить до 240, Но подумаю насчёт побольше (надо
смотреть по утечкам по входам и завалам фронтов на 8МГц SPI - Adept(07.02.2025 14:04)
- Лучше сразу транслятор уровней поставьте. Хотя бы LVC логику,
которая допускает 5В по входу. - reZident(07.02.2025 14:09)
- с этим проблема - PORTB (на котором SPI) у меня ещё и
двунаправленная ШД на которой куча периферии - Adept(07.02.2025 14:11)
- Акуеть, а правильный проц выбрать слабо? - enc(07.02.2025 14:17)
- а правильный это какой? Для меня правильный - ресурсов которого для проекта достаточно, стоимость низкая, доступность высокая, есть куча проверенного отработанного кода :) - Adept(07.02.2025 14:19)
- Если давно уже выбран Самый Правильный Проц, этот вопрос не имеет смысла :-) - SciFi(07.02.2025 14:19)
- И как это помешает? Я же предлагаю применить транслятор уровней только для м/с FRAM, вместо всей этой "гирлянды" резисторов. - reZident(07.02.2025 14:15)
- Акуеть, а правильный проц выбрать слабо? - enc(07.02.2025 14:17)
- с этим проблема - PORTB (на котором SPI) у меня ещё и
двунаправленная ШД на которой куча периферии - Adept(07.02.2025 14:11)
- Лучше сразу транслятор уровней поставьте. Хотя бы LVC логику,
которая допускает 5В по входу. - reZident(07.02.2025 14:09)
- 3.3 от LDO с 5В, ёмкость на выходе LDO 4.7мкф, Запаздывания
практически быть не должно, плавно нарастает примерно одновременно.
100 ом хотел увеличить до 240, Но подумаю насчёт побольше (надо
смотреть по утечкам по входам и завалам фронтов на 8МГц SPI - Adept(07.02.2025 14:04)
- Eщё раз, при программировании по ISP CS FRAM через R314 постоянно притянут к земле следовательно на выводе SO постоянно присутствует логический уровень 0 или 1 - хез. Поэтому D6 у тебя отгорел, проц слабее оказался)). R305 и R314 нужно увеличить на порядок а между CS и 3,3в повесть резюк ~10к. А лучше человеческую схему согласования уровней применить на тех же полевиках. Если бы ты проц шил по житагу, то при всей корявости твоей схемы проц остался бы жив. enc(1 знак., 07.02.2025 13:15, картинка)
- Зубовный скрежет, вот что. Достаточно поставить последовательный
резистор порядка 1..10 кОм, принимая во внимание известное
заваливание фронта на комбинации RпослCвх. Ток через резистор и вход пойдёт в цепь 3,3 В, поэтому проверить,
что он не поднимет 3,3 В выше, чем надо. - SciFi(07.02.2025 12:53)
- да с согласованием я-то разберусь, у меня вопрос про то, что неуждо
из за кривоватой схемотехники согласования на SPI, полностью сдох
МК? В чём и был вопрос. Бывало ли такое у кого. Ну понимаю, если бы
порт линии SO (D6) вылетел, а тут прям всё глобально погасло :( - Adept(07.02.2025 12:55)
- На этой схеме нет МК. - SciFi(07.02.2025 12:56)
- а чего там непонятного? линии, входящие в шину слева и идут на порты МК - Adept(07.02.2025 13:04)
- На этой схеме нет МК. - SciFi(07.02.2025 12:56)
- да с согласованием я-то разберусь, у меня вопрос про то, что неуждо
из за кривоватой схемотехники согласования на SPI, полностью сдох
МК? В чём и был вопрос. Бывало ли такое у кого. Ну понимаю, если бы
порт линии SO (D6) вылетел, а тут прям всё глобально погасло :( - Adept(07.02.2025 12:55)
- 3,3В откуда берутся? Насколько сильно запаздывают от 5В? При
включении (когда 5В уже есть, а 3,3В еще нет) входные токи SCK, CS,
SI могут достигать 50мА, что не исключает вероятности
"защелкивания" FRAM по входному току любого из этих пинов. Так что
100 Ом резисторы должны быть увеличены до, как минимум, 510 Ом. - reZident(07.02.2025 13:56)