reZident (07.02.2025 13:56, просмотров: 48) ответил Adept на а что такого плохого в том, что уровни согласованы делителями?? по
току АВР вытягивает лехко. Да и можно сопротивления запросто
увеличить в 2-3 раза. Не вижу больших проблем. А схемка вота
(как-то подумалось, что словесного описания достаточно для
понимания :))-
- 3.3 от LDO с 5В, ёмкость на выходе LDO 4.7мкф, Запаздывания
практически быть не должно, плавно нарастает примерно одновременно.
100 ом хотел увеличить до 240, Но подумаю насчёт побольше (надо
смотреть по утечкам по входам и завалам фронтов на 8МГц SPI - Adept(07.02.2025 14:04)
- Лучше сразу транслятор уровней поставьте. Хотя бы LVC логику,
которая допускает 5В по входу. - reZident(07.02.2025 14:09)
- с этим проблема - PORTB (на котором SPI) у меня ещё и
двунаправленная ШД на которой куча периферии - Adept(07.02.2025 14:11)
- Акуеть, а правильный проц выбрать слабо? - enc(07.02.2025 14:17)
- а правильный это какой? Для меня правильный - ресурсов которого для проекта достаточно, стоимость низкая, доступность высокая, есть куча проверенного отработанного кода :) - Adept(07.02.2025 14:19)
- Если давно уже выбран Самый Правильный Проц, этот вопрос не имеет смысла :-) - SciFi(07.02.2025 14:19)
- И как это помешает? Я же предлагаю применить транслятор уровней только для м/с FRAM, вместо всей этой "гирлянды" резисторов. - reZident(07.02.2025 14:15)
- Акуеть, а правильный проц выбрать слабо? - enc(07.02.2025 14:17)
- с этим проблема - PORTB (на котором SPI) у меня ещё и
двунаправленная ШД на которой куча периферии - Adept(07.02.2025 14:11)
- Лучше сразу транслятор уровней поставьте. Хотя бы LVC логику,
которая допускает 5В по входу. - reZident(07.02.2025 14:09)
- 3.3 от LDO с 5В, ёмкость на выходе LDO 4.7мкф, Запаздывания
практически быть не должно, плавно нарастает примерно одновременно.
100 ом хотел увеличить до 240, Но подумаю насчёт побольше (надо
смотреть по утечкам по входам и завалам фронтов на 8МГц SPI - Adept(07.02.2025 14:04)
