...делать нужно так, как нужно. А как ненужно - делать не нужно (С) Винни-Пух :)
-
- Дык описывал уже выше схему согласования уровней на 74LVC125AD reZident(1 знак., 07.02.2025 17:04, картинка)
- тоже вариант конечно. по скоростям и нагрузкам более правильный, но
дороже ($0.2 на вскидку) и места много на плате займёт (не всегда
возможно) и да, - а зачем секция D2:E в твком виде?? просто
скрытыми PWR пинами не указать? Я всегда так делаю, а если надо для
справки на схеме указать, размещаю на ней "Power table" Adept(2 знак., 07.02.2025 17:31, картинка, картинка)
- Насчет пинов питания. Предпочитаю все пины (и неподключенные тоже) и их подключение отображать на схеме явно. И даже у транзисторов в SOT89/DPACK/D2PACK вывод фланца изображаю на схеме дополнительным выводом. Меньше проблем при DRC-проверке. - reZident(07.02.2025 17:46)
- Придираетесь. Сравните занимаемую площадь. Слева ваша обвязка из
резисторов 0603 и диода в SOD-323. Справа SOIC-14 и резистор с
конденсатором 0603. Если так принципиально, то 74LVC125 можно в
TSSOP-14 найти и тогда занимаемая площадь почти идентичная. reZident(1 знак., 07.02.2025 17:38, картинка)
- есть нюанс, - резисторы я распределю по плате вокруг микросхемы, а
"последовательные" могу вообще оттащить к МК, и суммарная
занимаемая ими площадь "устремится к нулю" а корпус SOIC14, даже
PW, потребует места под с подквадаратных сантиметра примерно, в
любом случае. - Adept(07.02.2025 17:52)
- При всем уважении, но мне похер! ;-) Выбор конечной схемы за вами. - reZident(07.02.2025 17:57)
- дык мы не выбираем "чья лучше" :) мы рассматриваем варианты, и все они по своему хороши, у каждой свои плюсы и минусы. Главное, что б рабочие были :) (вот у меня первый вариант нерабочий был, а с шотткой уже вполне себе. но тоже есть нюанс - насколько к примеру входы FRAM толерантны к затянутым фронтам... и надо смотреть осциллом что там с входными ёмкостями и завалом фронтов, а то в ДШ по этому поводу ничего...) - Adept(07.02.2025 18:02)
- При всем уважении, но мне похер! ;-) Выбор конечной схемы за вами. - reZident(07.02.2025 17:57)
- есть нюанс, - резисторы я распределю по плате вокруг микросхемы, а
"последовательные" могу вообще оттащить к МК, и суммарная
занимаемая ими площадь "устремится к нулю" а корпус SOIC14, даже
PW, потребует места под с подквадаратных сантиметра примерно, в
любом случае. - Adept(07.02.2025 17:52)
- тоже вариант конечно. по скоростям и нагрузкам более правильный, но
дороже ($0.2 на вскидку) и места много на плате займёт (не всегда
возможно) и да, - а зачем секция D2:E в твком виде?? просто
скрытыми PWR пинами не указать? Я всегда так делаю, а если надо для
справки на схеме указать, размещаю на ней "Power table" Adept(2 знак., 07.02.2025 17:31, картинка, картинка)
- Дык описывал уже выше схему согласования уровней на 74LVC125AD reZident(1 знак., 07.02.2025 17:04, картинка)