ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
22 февраля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
1497854 Топик полностью
BlackMordaмудак (12.02.2025 19:21, просмотров: 101) ответил Mty1 на Стиль кода Verilog - поделитесь опытом. Какие есть принципы, облегчающие чтение кода, и исключающие ошибки. Для затравки - я пишу регистровые переменные rCounter а wires - wStrobeStop. begin и end для однострочных операторов опускаю. Но не уверен что это хорошая идея. Раздумываю. Инверсные сигналы обозначаю _OverTEMP
Инверсные "обычно" пишут с маленькой n - negative. Например: nOverTEMP. 

Я сразу избавляюсь от инверсии.

Если сигнал входной, то сразу завожу прямой assign.

Если выход инверсный, то всю обработку веду в положительной логике, только выход инвертирую.

Ответить