caxapa.ru :: xw - расширение - неоднозначно, с одной стороны чтение и запись портов 8 или 16 бит упаковывается команда, с другой стороны - использование типов uint16_t и uint8_t приводит к дополнительным командам в коде по наложению маски!

Zikon (10.03.2025 10:14, просмотров: 147) ответил SciFi на Посмотрел я, какие особенности у CH32V003 с точки зрения компилятора. Я так понял, китайский GCC добавляет расширение xw (несколько компактных инструкций), масштаб эффекта от которого неясный и, скорее всего, скромный. Ну и __attribute((interrupt("WCH-Interrupt-fast"))) тоже со скромным эффектом, и там есть варианты обхода. Официальный GCC должен нормально подойти. Короче, горевать рано.

xw - расширение - неоднозначно, с одной стороны чтение и запись портов 8 или 16 бит упаковывается команда, с другой стороны - использование типов uint16_t и uint8_t приводит к дополнительным командам в коде по наложению маски!

А "WCH-Interrupt-fast" - указание использовать достаточно быстрый аппаратный 2-х уровневый стек для сохранения 10 регистров
+ также есть 2 прерывания можно задать в спец. регистры и не будет считыване команды из таблицы, а сразу из спец. регистров переход по адресу!
но это всё надо настраивать в statrtup

В ARM - тоже что-то такое бывает !

Ответить

- Насколько мне известно, стандартный GCC не ругается, когда ему в параметрах архитектуры добавляешь xw. Вроде бы, это расширение уже включили в ванильную ветку. - Nikolay_Po(10.03.2025 18:39)
  - расширение xw - содержит 8 команд, 4 команды взяты у Huawei, а 4 команды, что со стеком добавили сами. Стандартное расширение Zcb имеет 4 команды, что без стека, но OPкод совсем другой и более обрезанные по части смещения. А gcc всё что можно, то и будет поддерживать! - Zikon(10.03.2025 19:44)
    - А где почитать что за инструкции? - Andreas(10.03.2025 19:53)
      - В RM на ядро " XW: 16-bit compression instruction for self-extending byte and half-word operations. Note: To further improve code density, extend the XW subset by adding the following compression directives c.lbu/c.lhu/c.sb/c.sh/c.lbusp/ c.lhusp/c.sbsp/c.shsp, use based on the MRS compiler or the toolchain it provides." - petrd(10.03.2025 20:04)
        
        Как связаны LLVM с GCC? Nikolay_Po(179 знак., 11.03.2025 16:10, ссылка)
        
        Это я видел, но что это за инструкции? - Andreas(10.03.2025 20:06)
        
        Товарищи китайцы такие затейники (инфа из LLVM): SciFi(2 знак., 10.03.2025 20:40, ссылка, картинка)
        
        Почему только китайцы, по стандарту Zc* и Zcm* , тоже есть накладки: ( Zcm* all reuse the encodings for c.fld, c.fsd, c.fldsp, c.fsdsp (Zcd) ) - Zikon(11.03.2025 07:42)
        
        Вот тут petrd(145 знак., 10.03.2025 20:11, ссылка)
        
        Т.е это 16 битные команды загрузки и сохранения байта и полубайта? А остальные 4 команды? Блин, и ведь это только начало буйного командописательства, похоже решили добить асмописателей. - Andreas(10.03.2025 20:18)
        
        Тож самое только для указателя стека SP. - petrd(10.03.2025 20:21)
- Нет там аппаратного стека, там есть аппаратный механизм сохранения 10 регистров в пользовательский стек, по времени это так же как и программное сохранение. - petrd(10.03.2025 11:35)
  - Тогда непонятно ограничение 2 уровнями, если в общий стек пихают, какая разница сколько уровней? - Andreas(10.03.2025 12:08)
    - Ограничили вложенность прерываний! Только у ch32v30x (QK_V4F) аппаратный стек 3 уровня и вложенность до 8, после 3-х пишет в память - Zikon(10.03.2025 15:20)
    - Это про вытеснение. - petrd(10.03.2025 12:11)
      - А вот и не факт. Во 1-х в манулах на ядра QingKe явно описывается HPE как аппаратный стек. Конечно, реализация может не соответствовать описанию - китайцы большие затейники в этом плане. Однако есть еще кое-какие интересные биты в регистрах CSR, которые указывают на аппаратную реализацию HPE: il-2(613 знак., 10.03.2025 14:41)
        
        Факт. Речь шла про V003, а значит ядро V2. V3 и V4 не трогаю, говорю только про V2. petrd(703 знак., 10.03.2025 15:27)
        
        Ну вот, кое что проясняется. il-2(471 знак., 10.03.2025 15:55)
        
        СH32V003. Все прерывания в моем коде имеют атрибут __attribute__((interrupt("WCH-Interrupt-fast"))). petrd(163 знак., 10.03.2025 16:32, картинка)
        
        А вот сработало первое прерывание и MPOP = 1. petrd(1 знак., 10.03.2025 16:43, картинка)
        
        Аппаратный стек - это такой, который сохраняет все регистры за 1 такт. Если для сохранения нужно по 1 такту на регистр, то толку с того "аппаратного стека"? - =AlexD=(10.03.2025 14:55)
        
        Вот из мануала на QK_V4 ( здесь 3 уровня - это для V4F , для остальных V4 - будет 2) ( V3 - тоже аппаратный стек есть 2 - уровня) ( V2 - нет аппаратного стека ) Zikon(1 знак., 10.03.2025 15:13, картинка)
        
        Картинка не отвечает на вопрос о латентности. - =AlexD=(10.03.2025 15:26)
  - Hardware Prologue/Epilogue (HPE) - я неправильно Hardware - понял? - Zikon(10.03.2025 11:51)
  - ну и как он за 1 такт сохранит 10 регистров в памяти ? Да и разница по времени всё-таки есть! - Zikon(10.03.2025 11:46)

ARM, RISC-V контроллеры