Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
20 февраля

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Схемы, платы, компоненты

1568016 Топик полностью

reZident (30.01.2026 11:09, просмотров: 65) ответил Бoмж на То есть вот так, как на схеме, но ещё дополнительно буферы на выходы TLC5955?

Для MOSI тоже буферы, чтобы уравнять задержку данных на такую же длительность, как и тактового сигнала. Даже несмотря на заявление Лагунова :-)

Ответить

- Задержка данных должна быть больше чем задержка тактового сигнала, т.е. ее лучше сделать больше, но не меньше. А у процессора выбрать режим SPI при котором он читает данные на другом фронте сигнала CLK. Тогда все должно заработать, при условии что звона на линии CLK не будет. - AlexBi(30.01.2026 11:18)
  - SPI устанавливает данные по одному фронту, а считывает по другому фронту тактового сигнала. Так что допустимая задержка для данных определяется крутизной фронтов сигналов данных/клока и ограничениями самих м/с последовательных регистров. - reZident(30.01.2026 11:26)