il-2 (17.06.2026 07:08, просмотров: 69) ответил 3m на Панцирь я не убрал а глюки - да. Осциллографом потыкаюсь завтра в
макете.-
- Поскольку ссылаться на божественное провидение в инженерной среде
не принято, ссылаются на "синхронность BSRR и иголки". Суть та же,
но уже не моветон :-) - SciFi(17.06.2026 09:13)
- Именно они, родимые. Ткнулся осциллографом и увидел иголочку. На
74ACT08 c 5V питанием идут сигналы с GPIO процессора. При
использовании BSRR в изменении сигналов есть перехлест по времени
примерно 1.8ns (когда падающий сигнал еще не спал ниже 2.4 а
нарастающий уже выше 2.4V). AC сука быстрая и формирует пичок
который иногда схватывает 74HC74 тоже с 5V питанием. Проблема
уходит если нет одновременного изменения состояния 1-0 и 0-1. Если
бы вместо ACT стояла HCT думаю никогда 3m(254 знак., 17.06.2026 12:20)
- В смысле вы формируете перепад 0->1 и у вас получается
0->1->0->1? И перепад 1->0 просто очень быстрый
и это и есть иголка? - Звepoящep(18.06.2026 07:13)
- насколько теперь понятно там ещё логика 74ACT08 после порта MCU
стоит и вот после неё пички вылезают при несинхронном изменении
порта, - '0' раньше чем '1' приходит на разных пинах вот и
получается проблема и ещё с учетом быстрой логики. - Zikon(18.06.2026 07:33)
- Только наоборот. 74ACT08 это элемент "И". Чтобы на выходе появился
"пичок" лог.1 на обоих входах так же должны быть лог.1. Точнее
будет так: лог.1 на одном входе достигает уровня VIH раньше, чем
лог.0 на другом входе достигает уровня VIL. - reZident(18.06.2026 07:40)
- А. Ну понятно. Интересно конечно, почему получается такая
несинхронность. Получается, что в единицу или ноль, кто-то быстрее
становится. - Звepoящep(18.06.2026 09:17)
- Это потому, что м/с (МК и 74ACT08) питаются от разных напряжений, а пороги входных уровней ACT не симметричны относительно половины питания (VIL<=0,8В, VIH>=2,0В). Даже при одной и той же скорости изменения уровня сигналов переход 1->0 это |3,3В-0,8В|=2,5В, а переход 0->1 это |0,1В-2,0В|=1,9В. В отличие, кстати, от серии AC, у которой CMOS-уровни (типично VIL<=0.3*VCC и VIH>=0,7*VCC). Но проблема в том, что reZident(80 знак., 18.06.2026 12:46)
- Неидеальные и возможно чуть разные фронты+ несимметричные пороги. Классические гонки и проц тут ни при чем. - Andreas(18.06.2026 10:49)
- А. Ну понятно. Интересно конечно, почему получается такая
несинхронность. Получается, что в единицу или ноль, кто-то быстрее
становится. - Звepoящep(18.06.2026 09:17)
- Только наоборот. 74ACT08 это элемент "И". Чтобы на выходе появился
"пичок" лог.1 на обоих входах так же должны быть лог.1. Точнее
будет так: лог.1 на одном входе достигает уровня VIH раньше, чем
лог.0 на другом входе достигает уровня VIL. - reZident(18.06.2026 07:40)
- насколько теперь понятно там ещё логика 74ACT08 после порта MCU
стоит и вот после неё пички вылезают при несинхронном изменении
порта, - '0' раньше чем '1' приходит на разных пинах вот и
получается проблема и ещё с учетом быстрой логики. - Zikon(18.06.2026 07:33)
- Так на выходах проца не пичок, а чуть разная скорость
нарастания/спада просто? - Andreas(17.06.2026 13:42)
- Было бы здорово увидеть осциллограмму. А то я до сих пор не понял,
в какой момент всплеск? До или после переключения? При обоих
направлениях переключения? - Nikolay_Po(17.06.2026 14:05)
- Чисто умозрительно - всплеск происходит при одновременном смене состояний обоих входов элемента 2И, когда на эти входы поданы разные уровни. Т.е. при разных уровнях на входах - на выходе 0. Как только они начинают одновременно меняться - в определенный момент на них могут появиться напряжения, принимаемые как лог.1. Т.е. один вход ЕЩЕ не перешел из состояния 1 -> 0, а другой вход УЖЕ перешел из 0 -> 1. На выходе проскочит иголка лог1. - il-2(17.06.2026 14:16)
- Ага, на выходе проца все нормально. Пички - на выходе элемента АС08
(2И). Тут действительно надо быть внимательным, чтобы такого не
допустить. - il-2(17.06.2026 14:04)
- Ну тогда странная претензия к процу, одновременность фронта и спада никто не обещал. - Andreas(17.06.2026 14:57)
- Было бы здорово увидеть осциллограмму. А то я до сих пор не понял,
в какой момент всплеск? До или после переключения? При обоих
направлениях переключения? - Nikolay_Po(17.06.2026 14:05)
- Огромный пик - это, в смысле, при атомарном обновлении состояния
порта регистром BSRR, при настройке меньшей скорости - большей
длительности "иголка"? - Nikolay_Po(17.06.2026 12:30)
- Именно так. Медленнее скорость изменения - больше времени сигналы
находятся в неопределенной зоне + быстрая и низкопороговая логика
ACT. - 3m(17.06.2026 12:36)
- Спасибо. - Nikolay_Po(17.06.2026 14:03)
- Именно так. Медленнее скорость изменения - больше времени сигналы
находятся в неопределенной зоне + быстрая и низкопороговая логика
ACT. - 3m(17.06.2026 12:36)
- Race condition >>> SciFi(2 знак., 17.06.2026 12:24, ссылка)
- В смысле вы формируете перепад 0->1 и у вас получается
0->1->0->1? И перепад 1->0 просто очень быстрый
и это и есть иголка? - Звepoящep(18.06.2026 07:13)
- Именно они, родимые. Ткнулся осциллографом и увидел иголочку. На
74ACT08 c 5V питанием идут сигналы с GPIO процессора. При
использовании BSRR в изменении сигналов есть перехлест по времени
примерно 1.8ns (когда падающий сигнал еще не спал ниже 2.4 а
нарастающий уже выше 2.4V). AC сука быстрая и формирует пичок
который иногда схватывает 74HC74 тоже с 5V питанием. Проблема
уходит если нет одновременного изменения состояния 1-0 и 0-1. Если
бы вместо ACT стояла HCT думаю никогда 3m(254 знак., 17.06.2026 12:20)
- Извини, но ты говоришь глупости. Разбираться с траблами нужно на базе, запершись в кабинете. На объекте заказчика желательно находиться как можно меньше, и чем меньше заказчик видит "грязного белья" тем лучше. - Cкpипaч(17.06.2026 08:03)
- Поскольку ссылаться на божественное провидение в инженерной среде
не принято, ссылаются на "синхронность BSRR и иголки". Суть та же,
но уже не моветон :-) - SciFi(17.06.2026 09:13)