-
- насколько теперь понятно там ещё логика 74ACT08 после порта MCU
стоит и вот после неё пички вылезают при несинхронном изменении
порта, - '0' раньше чем '1' приходит на разных пинах вот и
получается проблема и ещё с учетом быстрой логики. - Zikon(18.06.2026 07:33)
- Только наоборот. 74ACT08 это элемент "И". Чтобы на выходе появился
"пичок" лог.1 на обоих входах так же должны быть лог.1. Точнее
будет так: лог.1 на одном входе достигает уровня VIH раньше, чем
лог.0 на другом входе достигает уровня VIL. - reZident(18.06.2026 07:40)
- А. Ну понятно. Интересно конечно, почему получается такая
несинхронность. Получается, что в единицу или ноль, кто-то быстрее
становится. - Звepoящep(18.06.2026 09:17)
- Это потому, что м/с (МК и 74ACT08) питаются от разных напряжений, а пороги входных уровней ACT не симметричны относительно половины питания (VIL<=0,8В, VIH>=2,0В). Даже при одной и той же скорости изменения уровня сигналов переход 1->0 это |3,3В-0,8В|=2,5В, а переход 0->1 это |0,1В-2,0В|=1,9В. В отличие, кстати, от серии AC, у которой CMOS-уровни (типично VIL<=0.3*VCC и VIH>=0,7*VCC). Но проблема в том, что reZident(80 знак., 18.06.2026 12:46)
- Неидеальные и возможно чуть разные фронты+ несимметричные пороги. Классические гонки и проц тут ни при чем. - Andreas(18.06.2026 10:49)
- А. Ну понятно. Интересно конечно, почему получается такая
несинхронность. Получается, что в единицу или ноль, кто-то быстрее
становится. - Звepoящep(18.06.2026 09:17)
- Только наоборот. 74ACT08 это элемент "И". Чтобы на выходе появился
"пичок" лог.1 на обоих входах так же должны быть лог.1. Точнее
будет так: лог.1 на одном входе достигает уровня VIH раньше, чем
лог.0 на другом входе достигает уровня VIL. - reZident(18.06.2026 07:40)
- насколько теперь понятно там ещё логика 74ACT08 после порта MCU
стоит и вот после неё пички вылезают при несинхронном изменении
порта, - '0' раньше чем '1' приходит на разных пинах вот и
получается проблема и ещё с учетом быстрой логики. - Zikon(18.06.2026 07:33)