Make_Pic (Сегодня, 14:25, просмотров: 23) ответил SciFi на Две м/с на одну QSPI? Это как?-
- Автоматически, с включением в адресное пространство ЦП? Такое
практикуют в современных МК? Или нужен дешифратор адреса на CS
каждой микросхемы памяти? Я пока не погружался, своего мнения не
имею... - Nikolay_Po(Сегодня, 14:27)
- Нет там возможности автоматически рулить двумя CS. Всё руками. - SciFi(Сегодня, 14:29)
- -> Make_Pic(1 знак., Сегодня, 14:40, картинка)
- Дык это обычный SPI, а не Q(uad)SPI. Только ... а как это так - на
обе м/с MRAM приходят одни и те же CS и CLK и только MOSI и MISO
раздельные? Так можно реализовать QSPI в STM32Hxxx что ли? О.о - reZident(Сегодня, 14:56)
- это два банка - Make_Pic(Сегодня, 15:02)
- Дык команды в режимах SPI и QSPI разные же! reZident(1 знак., Сегодня, 15:13, картинка)
У него разные модули SPI, как я понимаю. На QSPI сидит две микросхемы, обе QSPI. А на SPI - одна и это отдельный SPI.Посмотрел - действительно, как-то не верится, что можно заставить работать располовиненный QSPI. - Nikolay_Po(Сегодня, 15:36)- Даже, если это как-то можно реализовать программно, то все равно
кратно увеличивается вероятность сбоя. Единичный сбой CLK одной из
двух м/с и достоверность всего блока данных этого "квазиQSPI"
накрывается женским половым органом. Кроме того, при записи данных в любом случае придется обращаться с ними по-отдельности. - reZident(Сегодня, 15:44)
- P.S. и я вообще не понимаю зачем все это, если оная S3A3204x0M умеет QSPI by default? reZident(1 знак., Сегодня, 15:48, картинка)
- Даже, если это как-то можно реализовать программно, то все равно
кратно увеличивается вероятность сбоя. Единичный сбой CLK одной из
двух м/с и достоверность всего блока данных этого "квазиQSPI"
накрывается женским половым органом. Кроме того, при записи данных в любом случае придется обращаться с ними по-отдельности. - reZident(Сегодня, 15:44)
- Дык команды в режимах SPI и QSPI разные же! reZident(1 знак., Сегодня, 15:13, картинка)
- это два банка - Make_Pic(Сегодня, 15:02)
- Да, NAND включена по SPI - Make_Pic(Сегодня, 14:43)
- Где же там NOR? - SciFi(Сегодня, 15:16)
- Дык это обычный SPI, а не Q(uad)SPI. Только ... а как это так - на
обе м/с MRAM приходят одни и те же CS и CLK и только MOSI и MISO
раздельные? Так можно реализовать QSPI в STM32Hxxx что ли? О.о - reZident(Сегодня, 14:56)
- -> Make_Pic(1 знак., Сегодня, 14:40, картинка)
- Нет там возможности автоматически рулить двумя CS. Всё руками. - SciFi(Сегодня, 14:29)
- Автоматически, с включением в адресное пространство ЦП? Такое
практикуют в современных МК? Или нужен дешифратор адреса на CS
каждой микросхемы памяти? Я пока не погружался, своего мнения не
имею... - Nikolay_Po(Сегодня, 14:27)
