=AlexD= (27.06.2009 14:58, просмотров: 265) ответил Evgeny_CD на Архитектура Memory Hub - дальнейшее развития идей по многопроцессорным embedded системам.Это моё личное предвзятое мнение. Любое совпадение с реальностью является случайным и непреднамеренным.
-
- Смотрим. ДШ на 128 Мбит сдрамину. 8 бит. Она может делать burst на всю страницу - 1024 байта. типовой SDRAM контролллер в современных FPGA имеет тактовую порядка 80 Мгц (если не извращаться), и тратит порядка 11 тактов на подготовку обмена. Далее по Evgeny_CD(591 знак., 27.06.2009 15:28, ссылка)
- Ну так а я про что и говорю. С такими потоками нужны просто нормальные DMA. Процу только и остаётся что работать из кеша и/или из набортного ОЗУ. Ну и нафиг здесь "куча мелких процев"? - =AlexD=(27.06.2009 15:37)
- Да ну! А куча мелких процов - она командует кучей аппаратных блоков. А они делают обработку даных первых трех видов. При этом не нагружая шину проца. Прокачать - это одно, а обработать - это другое. Evgeny_CD(346 знак., 27.06.2009 15:49)
- Т.е. ты просто изобрёл аппаратные ускорители? ;-) - =AlexD=(27.06.2009 17:43)
- Ндя, вот я такой продвинуто-гламурный :) - Evgeny_CD(27.06.2009 18:32)
- Т.е. ты просто изобрёл аппаратные ускорители? ;-) - =AlexD=(27.06.2009 17:43)
- Да ну! А куча мелких процов - она командует кучей аппаратных блоков. А они делают обработку даных первых трех видов. При этом не нагружая шину проца. Прокачать - это одно, а обработать - это другое. Evgeny_CD(346 знак., 27.06.2009 15:49)
- Ну так а я про что и говорю. С такими потоками нужны просто нормальные DMA. Процу только и остаётся что работать из кеша и/или из набортного ОЗУ. Ну и нафиг здесь "куча мелких процев"? - =AlexD=(27.06.2009 15:37)
- Смотрим. ДШ на 128 Мбит сдрамину. 8 бит. Она может делать burst на всю страницу - 1024 байта. типовой SDRAM контролллер в современных FPGA имеет тактовую порядка 80 Мгц (если не извращаться), и тратит порядка 11 тактов на подготовку обмена. Далее по Evgeny_CD(591 знак., 27.06.2009 15:28, ссылка)