-
- Я ж говорил, что FPGA локально победили :) - Evgeny_CD(27.09.2009 19:43)
- FPGA тот еще монстр. Надо 2-3 года вкуривать HDL языки чтобы "сломать" себе мозг и получить результат. - Ruslan(27.09.2009 19:47)
- Не надо грязи - когда приперло лет 8 назад, сделал проект с FPGA с нуля за три недели - MBedder(27.09.2009 21:49)
- уровень сложности какой был? - Mahagam(27.09.2009 22:10)
- ~8000 LE - MBedder(27.09.2009 22:14)
- это не показатель. одна корка может столько сожрать. что было сделано? - Mahagam(27.09.2009 22:21)
- Проприетарный интерфейс к 50-мегабодной последовательной магистрали с жесточайшим таймингом (нужна была синхра до фазы), двойная буферизация+CRC32, MBedder(739 знак., 27.09.2009 23:30)
- Нда, видать шарашка была суровая :) - Evgeny_CD(28.09.2009 02:03)
- Проприетарный интерфейс к 50-мегабодной последовательной магистрали с жесточайшим таймингом (нужна была синхра до фазы), двойная буферизация+CRC32, MBedder(739 знак., 27.09.2009 23:30)
- это не показатель. одна корка может столько сожрать. что было сделано? - Mahagam(27.09.2009 22:21)
- ~8000 LE - MBedder(27.09.2009 22:14)
- уровень сложности какой был? - Mahagam(27.09.2009 22:10)
- Можно подумать, что профессионально работать с микроконтроллерами можно научиться за меньшее время :) - Evgeny_CD(27.09.2009 19:49)
- с МК проще. С универа вдалбливают языки программирования, и прочее. А с HDL и FPGA пришлось самому учиться. И что самое сложное это не синтаксис языка HDL, а приемы программирования. Или паттерны программирования. Синтаксис HDL - будь это VHDL или Ruslan(101 знак., 27.09.2009 19:54)
- +1 - MBedder(27.09.2009 22:14)
- зато схемотехник от Verilog`а балдеет. и наступив на пяток стандартных граблей (типа "синхронный дизайн" и "клоковые домены") начинает выдавать хорошие HDL решения - Mahagam(27.09.2009 21:46)
- "У каждого хорошего врача есть свое кладбище" (С). У каждого хорошего инженера - горка плат от неудавшихся проектов :) - Evgeny_CD(28.09.2009 02:04)
- --> - Ruslan(28.09.2009 00:00, ссылка)
- И тому и другому я учился одинаково - смотрел результат компиляции на выходе - asm и rtl соответственно. - =AlexD=(27.09.2009 19:59)
- Справедливости ради надо отметить, что смотреть rtl, хм... несколько проблематичнее, чем asm :) - Evgeny_CD(27.09.2009 20:10)
- :) Ничего сложного. :)) - Ruslan(27.09.2009 20:15)
- А вот тут я согласен. Ибо основы "программистсого мышления" действительно преподаются много где, а вот основы HDL мышления - редко где. Точнее даже не преподаются - это очено трудно преподавать. Создаются условия, чтобы человек это усвоил. - Evgeny_CD(27.09.2009 20:18)
- А все таки хочется книгу с "шаблонами программирования на HDL". - Ruslan(27.09.2009 20:28)
- А вот тут я согласен. Ибо основы "программистсого мышления" действительно преподаются много где, а вот основы HDL мышления - редко где. Точнее даже не преподаются - это очено трудно преподавать. Создаются условия, чтобы человек это усвоил. - Evgeny_CD(27.09.2009 20:18)
- :) Ничего сложного. :)) - Ruslan(27.09.2009 20:15)
- Справедливости ради надо отметить, что смотреть rtl, хм... несколько проблематичнее, чем asm :) - Evgeny_CD(27.09.2009 20:10)
- Да ну! И что, знающий "приемы программирования на С" вот так сразу и сделает нормальный более-мнее сложный девайс на МК? Пока такого не видел :) - Evgeny_CD(27.09.2009 19:57)
- с МК проще. С универа вдалбливают языки программирования, и прочее. А с HDL и FPGA пришлось самому учиться. И что самое сложное это не синтаксис языка HDL, а приемы программирования. Или паттерны программирования. Синтаксис HDL - будь это VHDL или Ruslan(101 знак., 27.09.2009 19:54)
- Не надо грязи - когда приперло лет 8 назад, сделал проект с FPGA с нуля за три недели - MBedder(27.09.2009 21:49)
- FPGA тот еще монстр. Надо 2-3 года вкуривать HDL языки чтобы "сломать" себе мозг и получить результат. - Ruslan(27.09.2009 19:47)
- Я ж говорил, что FPGA локально победили :) - Evgeny_CD(27.09.2009 19:43)