Средства и методы разработки

с МК проще. С универа вдалбливают языки программирования, и прочее. А с HDL и FPGA пришлось самому учиться. И что самое сложное это не синтаксис языка HDL, а приемы программирования. Или паттерны программирования. Синтаксис HDL - будь это VHDL или Verilog - изучить дело 2-3 недель. А как правильно описать функционал модуля на HDL это уже сложнее.