caxapa.ru :: Вопрос про современные контроллеры. Cortex и все остальное. Можно ли говорить о том, что среди них есть те, которые гарантируют время реакции на высокоприоритетное прерывание менее 1 мкс?

Evgeny_CD^{Архитектор} (24.10.2009 23:54, просмотров: 39020)

Вопрос про современные контроллеры. Cortex и все остальное. Можно ли говорить о том, что среди них есть те, которые гарантируют время реакции на высокоприоритетное прерывание менее 1 мкс? Т.е. чтобы не случилось, чтобы контроллер не делал, в программу обработки самого высокоприоритетного прерывания он должне войти не более, чем за 1 мкс? ARM7 быстр, но там обработка запроса на прерывание может длиться чуть ли не 40 тактов, если мне память не изменяет. На 60 Мгц формально требованию удовлетворяет, но как-то не здорово. Как с этим у Cortex? У всех остальных?

Ответить

- При этом и ПО должно поддерживать ре-интерабельность? Прерывание с высоким приоритетом должно перебивать прерывание низкого приоритета? - ++(27.10.2009 08:30)
  - Да, мы должны реагировать на прерваание внутри низкоприоритетного прерывания. - Evgeny_CD(28.10.2009 17:29)
    - Это называется вложенные прерывания :-) - Sergey Pinigin(28.10.2009 17:34)
      - Простите за неакадемичный стиль поста. - Evgeny_CD(29.10.2009 00:01)
      - Строго говоря, не совсем так - понятие "вложенные прерывания" несколько шире. - Vladimir Ljaschko(28.10.2009 19:59)
- MB91F4xx пишут что 6 циклов, не проверял - Sergey Pinigin(25.10.2009 08:00)
- MB96 - 10 тактов (7 уровней приоритетов, стек для прерываний и переключаемые банки регистров) - Sergey Pinigin(25.10.2009 07:42 - 07:56)
  - У ренесаса SH-2A тоже переключаемые банки регистров. Тут они в тему будут, точно. - Evgeny_CD(25.10.2009 15:48)
    - Например, SH7211. 160 Мгц, SH-2A. Вход в прерывание - 6 тактов. Корпус 144, есть внешняя шина. 512 FLASH/32 SRAM. АЦП 12 бит, 8 каналов, 3 схемы УВХ, 1.25 мкС на выборку. 80 МГц таймера с "продвинутостями". Очень хорошая машинка для быстрой реакции Evgeny_CD(14 знак., 25.10.2009 16:31 - 16:36)
      - корпус 144 будет очень красиво смотреться в БП светодиодной лампы :=) - koyodza(25.10.2009 19:13)
        
        Да, это получилось сильно, не спорю :) - Evgeny_CD(25.10.2009 19:30)
- dsPIC33F/PIC24H @40 MIPS - 5 тактов * 25 нс = 125 нс - MBedder(25.10.2009 01:22)
  - Оч хорошо! - Evgeny_CD(25.10.2009 01:43)
- силабсы (8051) менее чем за 1 мксек тоже могут. И они-то как раз гарантируют, в отличие от АРМов - koyodza(25.10.2009 00:42 - 00:50)
  - Ну, в общем, тоже мысль. С8051F120, быть может, и пригодится, но у него тоже не все так просто. В дата шЫте 11.3.4. Interrupt Latency "Therefore, the maximum response time for an interrupt (when no other interrupt is currently being serviced or the new Evgeny_CD(230 знак., 25.10.2009 01:11)
    - 120 (да и прочие силабсы) слишком дорого стоит, чтобы его в нанолампочки совать koyodza(203 знак., 25.10.2009 01:29)
      - Не уж то и вправду в C8051F350 24 бита получить удается? - Evgeny_CD(25.10.2009 01:39)
        
        19-20 удаётся - koyodza(25.10.2009 01:40)
        
        Хм.. Действительно, вне конкуренции....... - Evgeny_CD(25.10.2009 01:42)
        
        Ну прямо таки... :-/ Вот, например, ничем не хуже (->) - Dir(25.10.2009 02:00, ссылка)
        
        и сколько на нём реально получали? В какой конфигурации? - koyodza(25.10.2009 02:16)
        
        ну да, ничем. А потребление? - koyodza(25.10.2009 02:03)
        
        А чем плохо потребление? Вполне достойно. 0,5мА/мГц - Dir(25.10.2009 02:05)
        
        вообще-то пишут, что 2,8мА при 1,28МГц... - koyodza(25.10.2009 02:10)
        
        Ну да если оба АЦП включены, а в 7061 он только один (это в 7060 два). И 10мА на 10мГц. Потребление ядра (армовского) порядка 0,5мА на МГц + периферия. Чем же F350 безальтернативнее? - Dir(25.10.2009 02:19)
        
        10мА Вы в датчик 4/20 не засунете. А второй АЦП по даташиту всего 0,3мА, т.е. с одним АЦП имеем 2,5мА на 1,28МГц - примерно то же и на 350 при 4МГц. Если докажете качество АЦП - готов признать как интересную альтернативу - koyodza(25.10.2009 02:24)
        
        Вообще то никто не заставляет АРМ на 10МГц в датчике 4/20мА запускать. А насчет доказательства качества АЦП как раз над этим сейчас и работаю... Недавно получил образцы, добился работоспособности. Пока все ОК - Dir(25.10.2009 02:32)
        
        А что, уже вменяемый UM/DS появились? А то у мну образцы с прошлого декабря залежались. В датчик оно по данным DS того времени ну никак не полезло (точнее в HART-датчик) - Vit(25.10.2009 09:24)
        
        Вменяемых DS (не говоря уже о UM) у ADI на микроконтроллеры никогда не было и, скорее всего, не будет :( Dir(573 знак., 25.10.2009 12:48 - 13:02)
        
        А в HART надо MSP430F2013 ставить или 4270 - General(25.10.2009 12:31)
        
        Ненадо. Первый для HART-датчиков никакой, второй не успевает ещё и модемом быть. C8051F350 рулит. Жалко только, что памяти программ впритык. Vit(275 знак., 25.10.2009 20:12)
        
        Вполне пригоден для измерения температуры и мост. давления, всё там есть. General(25.10.2009 20:35)
        
        И где диффвход опоры? PGA всего до 32 - для 4К мостов маловато. Vit(86 знак., 25.10.2009 20:42 - 20:46)
        
        Для встроенной электроники схему всегда можно перевернуть без дифвхода опоры. А модем на 1200 вроде без проблем. - General(25.10.2009 20:53)
        
        HART-датчик как относится ко встроенной электронике? он же ж полевой девайс Vit(934 знак., 25.10.2009 21:47)
        
        А как модем делали (приемную часть) - коррелятор после 2-х битного АЦП? - Evgeny_CD(25.10.2009 21:53)
        
        1-битный АЦП;) - компаратор который. Vit(494 знак., 25.10.2009 22:07)
        
        Никогда не разбирался - а там хотя бы меандр в начале HART посылок есть - дабы точно синхронизировать границы бита, ну и длина для коррелятора была бы повеселее ... - Evgeny_CD(25.10.2009 22:21)
        
        Не понял. Для синхронизации UART-а после мусора в линии (если модем и UART отдельные у-ва) заложены 3 байта 0xFF (формат там 8-ODD-1), только это к битовой синхронизации не относится. А модем сам по себе асинхронный девайс и длительность бита ему в Vit(157 знак., 25.10.2009 22:41)
        
        Ну по скорости АЦП даже лучше :) но по сути - ARM7 при 32к FLASH 4K SRAM - тоска... - Evgeny_CD(25.10.2009 02:02)
        
        Вы меня прямо поражаете. А что вы к АЦП Линукс цеплять собрались? :))) - Dir(25.10.2009 02:04)
        
        Меня, конечно, колбасит, -> но одночиповое решение ADC24 бита + Linux моей дури не подвластно.... - Evgeny_CD(25.10.2009 02:05, ссылка)
        
        Если не использовать встроенную RTOS, то 32Кб Флэш + 4кб ОЗУ можно такое наворотить... В Thumb потребление памяти (в байтах) примерно эквивалентно AVR или 51 - Dir(25.10.2009 02:09)
      - Ага. Это я уже понял. - Evgeny_CD(25.10.2009 01:31)
    - от 5 до 18 тактов koyodza(1170 знак., 25.10.2009 01:21)
      - В лююбом случае - слабая машинка. На С особо не попишешь. Можно, конечно, вспомнить молодость и наасмачить, но долго получается.... - Evgeny_CD(25.10.2009 01:25)
        
        ну уж... если откровенное не быдлокодить и представлять как лягут на асм разные варианты сишных конструкций, то можно вполне писать на Си и довериться оптимизатору. на асме больше времени потеряете чем что-то выиграете. Snaky(38 знак., 25.10.2009 08:45)
        
        +1 - koyodza(25.10.2009 15:13)
      - Ну а если мимо кеша промазали? - Evgeny_CD(25.10.2009 01:24)
        
        НЕТУ кэша на частотах до 25МГц, он там включается только на более высоких. И то это не совсем кэш, и "промазывание" мимо него при входе в прерывание там будет не "если", а всегда - ввиду особенностей работы - koyodza(25.10.2009 01:26)
        
        Понятно. Но при 25 тактовой и 18 тактах на реакцию больной малый запас остается.... - Evgeny_CD(25.10.2009 01:28)
        
        зато ГАРАНТИРОВАННЫЙ. К тому же если в программе нет DIV инструкций, то гарантированное время уменьшается до 15 циклов, и это если прерывание возникло во время выполнения RETI. "Среднестатистическое" составляет 6-7 циклов - koyodza(25.10.2009 01:33)
  - Современные АРМы, похоже, тоже научились -> - Evgeny_CD(25.10.2009 00:54, ссылка)
    - Вы где-то видели таблицу времени выполнения команд для АРМов? Нет? А для силабсов она есть - koyodza(25.10.2009 01:04)
      - Таблицы в тактах существуют. А вот как живет силабс при промахе кеша? - Evgeny_CD(25.10.2009 01:12)
        
        а его там нет :=) koyodza(30 знак., 25.10.2009 01:15)
        
        Branch Target Cache - это мне показалось? - Evgeny_CD(25.10.2009 01:17)
        
        это не совсем кэш, к тому же он используется только выше 25МГц - koyodza(25.10.2009 01:18)
- 12 циклов для входа в прерывание и 6 циклов для переключения между обработчиками прерываний. Для LPC 120 и 60 нс соответственно. - Гудвин(25.10.2009 00:06 - 00:13, ссылка)
  - Оч хорошо! Они просто созданы для этого -> - Evgeny_CD(25.10.2009 00:55, ссылка)

Микроконтроллеры