Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Вторник
26 августа

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Средства и методы разработки

181600 Топик полностью

Ruslan (14.02.2010 21:28, просмотров: 282) ответил Evgeny_CD на Все-таки умеет NXP доводить до ума свои дизайны. -> LPC3250 ERRATA. C DDR они отожгли, конечно. Но вообще сравиниваем этот документ с ератами на глючные атмелы и радуемся...

Под 0.8 и LPC3xxx какие требования к плате будут?

Ответить

- ->. Добрые! Дырка 0.1, переходное 0.25 по наружному. Все остальное по 0.1. 6 слоев. Готофьте денюжки - это лазерные micro-via:( - Evgeny_CD(14.02.2010 21:41 - 21:44, ссылка)
  - читаем более внимательно. Под 0,8 - ещё не micro-via, сверловка там 0,25 - koyodza(14.02.2010 21:51)
    - Действительно. 0.1 - это дырка после металлизации. Спасибо! - Evgeny_CD(14.02.2010 21:52)
      - но платы по-любому проблемные - koyodza(14.02.2010 21:55)
        
        Интересно, и сколько будет стоить опытный запуск 10 дм по такой технологии (6 слоев)? $500? $1000? - Evgeny_CD(14.02.2010 22:02)
        
        а Вы хотите - сами пальцы веером, и за 3 копейки? - koyodza(14.02.2010 22:10)
        
        Да я узнать хочу. $500/3 недели счет бы адекватным вариантом. - Evgeny_CD(14.02.2010 22:14)
        
        думаю, обе цифры придётся немного увеличить. Посмотрите там "Класс В" повышенной сложности - koyodza(14.02.2010 22:18, ссылка)
        
        У них и заказываем сложные многослойки :) Они раньше от плат со сверлом менее 0.3 шарахались. Теперь, видать, проапгрейдились. - Evgeny_CD(14.02.2010 22:21)