koyodza (24.02.2010 11:49, просмотров: 168) ответил Evgeny_CD на Это означает, что кто-то зарисечил быструю FLASH память. Ибо без этого 150 Мгц 65 нм как-то никому особо не нужны. Пока лучше, что было (с большим отрывом от всех остальных) - Renesas 90 нм 10 нс FLASH. Если сделать то же самое по 65 нм, то при 150 Мгц-
- Наращивание разрядности согласен, а вот с кешированием не все просто. Кеширование имеет смысл если пиковая пропусканая способность памяти будет не меньше скорости "пожирания" потока команд процом. Evgeny_CD(402 знак., 24.02.2010 12:15)
- в ARM11 (и выше) судя по всему кэш-памяти имеют 64х битную шину и через раз срабатывают :) процессор то он быстрый, а память (даже SRAM) она медленная - ыыыы(24.02.2010 21:26,
)
- Одна из основных претензий к ARM9 - то, что TCM память должна иметь цикл 1/2 цикла процессора. Что сильно геморройно. в Cortex это устранили. - Evgeny_CD(24.02.2010 21:31)
- А что выше ARM11??? Cortex А9 - они сильно другие. - Evgeny_CD(24.02.2010 21:30)
- нет, так будет только на линейном коде - koyodza(24.02.2010 12:21)
- Верно. И ключевой вопрос - типовой размер линейного участка кода. От него все и зависит. - Evgeny_CD(24.02.2010 12:35)
- Встряну опять с миландровским ARM Cortex-M3. -=Sergei=-(393 знак., 24.02.2010 19:21, )
- Спасибо! Очень интересные данные! А сколько там внутреняя разрядность FLASH и время доступа для этого слова? - Evgeny_CD(24.02.2010 19:30)
- Внутри флеш 128 бит, скорость доступа порядка 30...40 нс. -=Sergei=-(192 знак., 24.02.2010 19:47, )
- Итак, мы имеем по FLASH: 33 Мгц*4=132 Мслова/сек. Тактовая 1986ВЕ91Т - 80 Мгц. Команды - 32 битные слова. Что и требовалось доказать - пиковая FLASH превышает пиковую скорость "потребления команд" ядром, и нужен очень маленький кеш для компенсации Evgeny_CD(122 знак., 24.02.2010 20:11)
- Вариативность длины команд Cortex я опустил как не важную в данном случае. - Evgeny_CD(24.02.2010 21:29)
- Итак, мы имеем по FLASH: 33 Мгц*4=132 Мслова/сек. Тактовая 1986ВЕ91Т - 80 Мгц. Команды - 32 битные слова. Что и требовалось доказать - пиковая FLASH превышает пиковую скорость "потребления команд" ядром, и нужен очень маленький кеш для компенсации Evgeny_CD(122 знак., 24.02.2010 20:11)
- Внутри флеш 128 бит, скорость доступа порядка 30...40 нс. -=Sergei=-(192 знак., 24.02.2010 19:47,
- Спасибо! Очень интересные данные! А сколько там внутреняя разрядность FLASH и время доступа для этого слова? - Evgeny_CD(24.02.2010 19:30)
- имхо, довольно мал. Любое условие - уже переход. - Alex B.(24.02.2010 12:49)
- Мал - это 10 байт кода? 100? 1к? С позиции итаника и 100к кода - маленький линейный кусочек :) - Evgeny_CD(24.02.2010 13:57)
- вы же здесь главный
политинформатор по части всяких суперпуперпроцессороконтроллеров, должны сами всё понимать - koyodza(24.02.2010 13:59)
- вы же здесь главный
- Мал - это 10 байт кода? 100? 1к? С позиции итаника и 100к кода - маленький линейный кусочек :) - Evgeny_CD(24.02.2010 13:57)
- Встряну опять с миландровским ARM Cortex-M3. -=Sergei=-(393 знак., 24.02.2010 19:21,
- Верно. И ключевой вопрос - типовой размер линейного участка кода. От него все и зависит. - Evgeny_CD(24.02.2010 12:35)
- в ARM11 (и выше) судя по всему кэш-памяти имеют 64х битную шину и через раз срабатывают :) процессор то он быстрый, а память (даже SRAM) она медленная - ыыыы(24.02.2010 21:26,
- Наращивание разрядности согласен, а вот с кешированием не все просто. Кеширование имеет смысл если пиковая пропусканая способность памяти будет не меньше скорости "пожирания" потока команд процом. Evgeny_CD(402 знак., 24.02.2010 12:15)