ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Воскресенье
19 мая
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
184396 Топик полностью
Evgeny_CD, Архитектор (08.03.2010 22:39, просмотров: 114) ответил Evgeny_CD на Все это, конечно, продвинуто, но как-то сложно. IMHO, проще сделать внешнюю FPGA со SDRAM - все равно она много для чего нужна, и сделать туда кеш контроллер. И все сложности. Тут на первое место выходят контроллеры с быстрой шиной, а это SH* - 50 Мгц,
В обсчем, вот какая фишка получается. Берем, например,166 Мгц SDRAM 16 бит 128 Мбит. У нее 512 столбцов по 16 бит. Грубо страницу считываем за 520 тактов. Это дает 3 мкс на обмен между 1 кбайт буфером и SDRAM. Пусть задаче требуется 32к ОЗУ для ее работы. Это дает 100 мкс. + "отсасывание" отработанных данных от старой задачи 100 мкс. Итого 200 мкс потеря времени при переключении задач. КПД времени на выполнение "POSIX" задач (10-0.2)/10=98%!!! в эти 2% пусть влазит работа ОСи и пр.
Ответить