-
- все просто. Ruslan(97 знак., 18.05.2010 12:15)
- Спасибо, Руслан, за ответ! А еще глупее вопрос. А без мегавизардов это делается? Я понимаю, что с ними просто. Есть ли такое просто в синтаксисе верилога? - IgorChem(18.05.2010 12:37)
- Мегавизард генерирует verilog или vhdl файлы. Можно самому попробовать его написать. :) Ruslan(18.05.2010 12:51)
- По сути ты подключаешь модуль pll и настраиваешь его параметры Ruslan(4473 знак., 18.05.2010 12:56)
- То есть это делается только с помощью altpll? И даже если мне только удвоить клок, тоже либо визард включать, либо этот недецкий вызов? - IgorChem(18.05.2010 13:03)
- Надежнее сделать через визард в отдельной папке. А потом это файл положить в проект и использовать. - Ruslan(18.05.2010 13:14)
- Это-то понятно! IgorChem(101 знак., 18.05.2010 13:35)
- Начальству виднее :) - Ruslan(18.05.2010 13:41)
- Это-то понятно! IgorChem(101 знак., 18.05.2010 13:35)
- Надежнее сделать через визард в отдельной папке. А потом это файл положить в проект и использовать. - Ruslan(18.05.2010 13:14)
- То есть это делается только с помощью altpll? И даже если мне только удвоить клок, тоже либо визард включать, либо этот недецкий вызов? - IgorChem(18.05.2010 13:03)
- По сути ты подключаешь модуль pll и настраиваешь его параметры Ruslan(4473 знак., 18.05.2010 12:56)
- Мегавизард генерирует verilog или vhdl файлы. Можно самому попробовать его написать. :) Ruslan(18.05.2010 12:51)
- Спасибо, Руслан, за ответ! А еще глупее вопрос. А без мегавизардов это делается? Я понимаю, что с ними просто. Есть ли такое просто в синтаксисе верилога? - IgorChem(18.05.2010 12:37)
- все просто. Ruslan(97 знак., 18.05.2010 12:15)