ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
22 ноября
227957 Топик полностью
mse (13.12.2010 16:26, просмотров: 254) ответил Артем на Выходы нескольких модулей по ИЛИ объеденить? На систем-верилоге. Черезassign out = (out_out)?1'b1:out; не пашет.
??? поясните словами, плз... Вот так, просто, через 155ЛЛ*? out=out1|out2...|outN? Или, таки, как-то с-из-под-вывертом?