Программируемая логика и ЦОС

Поставим задачу по другому. На чем лучше всего сделать так: У меня есть симулятор процессора. И есть симулятор SystemC, System Verilog, который я могу на уровне адресов памяти прикрутить к моему симулятору процессора. Пишу я некую прогу. Хочу алгоритм оптимально разложить между процом и FPGA. Сгенерировал идею некого FPGA блока. Прежде, чем бросаться его кодить, хочется посимулировать и понять - а насколько идея этого блока будет эффективной? На чем быстрее всего я смогу родить описание своего блока - SystemC или System Verilog? (при гипотетическом предположнии, что я одинаково хорошо владею обоими? :) ) Шаг 2. Нащупал я оптимальную структуру FPGA блока, и даже отладил его высокоуровневую модель. Пора кодить. Но для ускорения и гарантированности результата на основании высокоуровневого описания хочу синтезировать набор тестбенчей, чтобы дрочить ими Verilog | VHDL | RTL. Из чего это сделать удобнее всего?